지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 245 - 248 (4page)
이용수
초록· 키워드
오류제보하기
This paper presents a 12-bit, 500MSample/s digital-to-analog converter (DAC) for high-speed Power Line Communication (PLC) modems. The proposed DAC employs a Data Weight Averaging (DWA) on matrix structure to improve the spectral purity and resolution by relaxing the mismatch effect between current cells. The prototype has been designed using a 0.18μm CMOS process and occupies 2.445mm<SUP>2</SUP>. The proposed DWA on Matrix structured DAC shows a SFDR improvement of 13.2dB.
목차
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 DAC 회로
Ⅲ. 회로 구현
Ⅳ. 모의실험 결과
Ⅴ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-001022564