메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이승준 (한림대학교) 고영웅 (한림대학교) 이덕영 (한림대학교) 이정근 (한림대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2011년도 대한전자공학회 하계종합학술대회
발행연도
2011.6
수록면
1,649 - 1,652 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 최근 나노공정 하에서 발생하는 공정변이에 무관하게 올바른 동작을 제공할 수 있는 비동기 회로를 재구성 가능성을 제공하는 FPGA 장치에서 설계하기 위한 기본적인 요구사항과 설계 방법들에 대해서 기술한다. 특히 비동기 회로 설계에 핵심이 되는 C-gate와 비동기 arbiter 회로에 대해서 논의 하고 이를 어떻게 FPGA 내부의 로직으로 구현할 수 있는지에 대해서 설명한다. 또한 bundled delay model을 사용할 경우 필수적인 “delay element”의 설계에 대해서도 기술한다.
더불어 본 논문에서는 고속의 비동기 회로 설계를 위해서 고려해야할 사항인 FPGA 내부에서의 “배선 및 배치”에 대해서 설명한다. 실제 설계 예를 위하여 4bit 비동기 마이크로파이프라인 FIFO에 대한 설계를 Xilinx Virtex 5 FPGA 장치에서 구현한다. 설계된 FIFO는 worst case에서 452 MHz의 동작을 보여주었으며, 실제 Virtex 5 FPGA 장치에서 구현하였을 때, 약 472 MHz의 동작 주파수를 보였다.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-001038099