본 논문에서는 최근 나노공정 하에서 발생하는 공정변이에 무관하게 올바른 동작을 제공할 수 있는 비동기 회로를 재구성 가능성을 제공하는 FPGA 장치에서 설계하기 위한 기본적인 요구사항과 설계 방법들에 대해서 기술한다. 특히 비동기 회로 설계에 핵심이 되는 C-gate와 비동기 arbiter 회로에 대해서 논의 하고 이를 어떻게 FPGA 내부의 로직으로 구현할 수 있는지에 대해서 설명한다. 또한 bundled delay model을 사용할 경우 필수적인 “delay element”의 설계에 대해서도 기술한다. 더불어 본 논문에서는 고속의 비동기 회로 설계를 위해서 고려해야할 사항인 FPGA 내부에서의 “배선 및 배치”에 대해서 설명한다. 실제 설계 예를 위하여 4bit 비동기 마이크로파이프라인 FIFO에 대한 설계를 Xilinx Virtex 5 FPGA 장치에서 구현한다. 설계된 FIFO는 worst case에서 452 MHz의 동작을 보여주었으며, 실제 Virtex 5 FPGA 장치에서 구현하였을 때, 약 472 MHz의 동작 주파수를 보였다.