메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
In Jung Lee (Hoseo University)
저널정보
제어로봇시스템학회 제어로봇시스템학회 국제학술대회 논문집 ICCAS 2013
발행연도
2013.10
수록면
1,304 - 1,307 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Smart and emerging technologies require fast processing hardware and software fusion solutions. In this paper we propose SoC design for voice recognition with adaptive speedy discriminate algorithm. In this order a tail of word is discriminated on conditional random fields. In this way the conditional random fields is calculated into speedy conditional random fields(SCRF). On this new fields voice detection algorithm become speedy. The detection algorithm is designed and implemented fully as hardware and the block architecture uses indexed register bank with 1 clock delay output and with minimum latency. The block fits in a Xilinx Vertex5 device requiring 45,110 LUTs. Additionally S3C6410 embedded board with processing ARM-11 was attached to device to further operations. The pointing input device SoC supports the proposed voice recognition will be fabricated.

목차

Abstract
1. INTRODUCTION
2. THE HW DESIGN IN DESIGNED SOC
3. THE SOC S/W DESIGN
4. CONCLUSION
REFERENCES

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0