지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
본 논문은 하나 이상의 다양한 길이의 패킷을 동시에 복호할 수 있는 고 처리율 병렬 터보 복호기의 설계를 보인다. 터보복호기의 병렬 구조는 반복 복호로 인한 긴 디코딩 시간을 절감시키며, 입/출력의 이중 버퍼 구조 설계는 패킷들의 연속적인 복호를 가능하게 함으로써 복호기의 처리율을 향상시킨다. 병렬 터보 복호기는 가장 긴 길이의 패킷을 복호할 수 있도록 설계되기 때문에, 이보다 짧은 길이의 패킷의 복호 시에는 사용하지 않는 PE(Processing Element)가 존재한다. 본 논문의 아이디어는 이 유휴 PE들을 연속적으로 이어지는 다음 패킷의 복호에 즉시 이용함으로써, 복호기 내의 PE 사용 효율을 높이고 처리율을 향상시키는 데 있다. 이를 위하여 여러 패킷의 복호를 동시에 가능하게 하는 제어가 필요하며, 본 논문에서는 이러한 제어 방법을 기술한다. 제안한 방법을 적용하여, 32개의 PE를 사용하면서 최대 6144비트 길이의 패킷을 복호 할 수 있는 병렬터보 복호기를 구현하였으며, 기존 터보 복호기와 비교하여 약 16% 의 면적 증가가 있었으나, 짧은 패킷의 경우 기존 복호기에 비해 최대 28배의 높은 처리율 향상 효과를 보였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존의 이중 버퍼구조의 병렬 터보 복호기의 구성 및 동작
Ⅲ. 제안된 병렬 복호기의 동작 방식 및 제어
IV. 실험 결과
Ⅴ. 결론
REFERENCES
참고문헌 (5)
참고문헌 신청
1. [학술대회논문] - C. Berrou / 1993 / Near Shannon Limit Error-Correcting Coding and Decoding : Turbo-Codes / IEEE International Cpnference on Communication(ICC'93) 2 : 1064 ~ 1070
2. [학술대회논문] - J. Hsu / 1998 / A parallel decoding scheme for turbo codes / IEEE International Symposium on Circuits and Systems 4 : 445 ~ 448
3. [학술대회논문] - Y. Zhang / 2004 / Parallel Turbo Decoding / IEEE International Symposium on Circuits and Systems 2 : 509 ~ 512
4. [학술대회논문] - B. Bougard / 2003 / A Scalable 8.7nJ/bit 75.6Mb/s Parallel Concatenated Convolutional (Turbo-) CODEC / IEEE ISSCC Dig. Tec. Papers : 152 ~ 153
5. [학술지(정기간행물)] - R. Dobkin / 2005 / Parallel Interleaver Design and VLSI Architecture for Low-Latency Map Turbo Decoders / IEEE Trans. on VLSI Systems 13 (4) : 427 ~ 438
2. [학술대회논문] - J. Hsu / 1998 / A parallel decoding scheme for turbo codes / IEEE International Symposium on Circuits and Systems 4 : 445 ~ 448
3. [학술대회논문] - Y. Zhang / 2004 / Parallel Turbo Decoding / IEEE International Symposium on Circuits and Systems 2 : 509 ~ 512
4. [학술대회논문] - B. Bougard / 2003 / A Scalable 8.7nJ/bit 75.6Mb/s Parallel Concatenated Convolutional (Turbo-) CODEC / IEEE ISSCC Dig. Tec. Papers : 152 ~ 153
5. [학술지(정기간행물)] - R. Dobkin / 2005 / Parallel Interleaver Design and VLSI Architecture for Low-Latency Map Turbo Decoders / IEEE Trans. on VLSI Systems 13 (4) : 427 ~ 438
이 논문의 저자 정보
최근 본 자료
댓글(0)
0