지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.11
- 수록면
- 143 - 146 (4page)
이용수
초록· 키워드
오류제보하기
멀티미디어 시대에 있어 이미지 신호처리(Image Signal Processing, ISP) 기술의 중요성이 거듭 강조되고 있는 가운데, 디지털 신호의 해상도를 변경하기 위해 여러 가지 커널을 사용하여 영상을 scaling 하는 방법들이 제안되고 있다. 본 논문에서 는 cubic convolution scaler를 이용하여 영상을 확대 및 축소할 때 하드웨어 관점에서의 메모리 최적화를 주제로 다룬다. SoC 상에서는 라인 메모리 개념을 가지기 때문에 영상의 해상도를 변환할 때 많은 메모리를 사용하게 된다. 또한 scaling을 할때 곱하기 연산이 들어가게 되면 그에 비례하여 복잡도와 그에 따른 비용이 증가하게 된다. 이에 메모리와 process단계를 최적화하는 방법을 제안한다.
목차
요약
1. 서론
2. Cubic convolution scaler
3. Line Memory 최적화
4. Process 단계 최적화
5. 병렬처리를 이용한 Scaling Process
6. 실험결과
7. 결론
8. 참고 문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-560-002651763