메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Faraz Najam (Korea University) Sangsig Kim (Korea University) Yun Seop Yu (Hankyong National University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.13 No.5
발행연도
2013.10
수록면
530 - 537 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
An explicit surface potential calculation method of gate-all-around MOSFET (GAAMOSFET) devices which takes into account both interface trap charge and varying doping levels is presented. The results of the method are extensively verified by numerical simulation. Results from the model are used to find qualitative and quantitative effect of interface trap charge on subthreshold slope (SS) of GAAMOSFET devices. Further, design constraints of GAAMOSFET devices with emphasis on the effect of interface trap charge on device SS performance are investigated.
#Compact model #drain-source current #gate-all-around metal-oxide-semiconductor-field-effecttransistor(GAAMOSFET) #interface trap distribution #scaling theory

목차

Abstract
I. INTRODUCTION
II. MODEL FORMULATION
III. QUALITATIVE EFFECT OF INTERFACE TRAP STATES ON DEVICE SS PERFORMANCE
IV. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

이 논문의 저자 정보

이 논문과 함께 이용한 논문

적층된 Nanosheet 형태의 Gate-All-Around Field -Effect Transistor의 동작 최적화를 위한 PMOS 구조
김문현 ,  이기태 ,  김시현 외 2명 대한전자공학회 학술대회 2018 .06
Ⅲ-Ⅴ화합물 반도체 기반 Triple Gate MOSFET과 Gate All Around Nanowire NMOSFET의 성능 비교
문성일 ,  윤석현 ,  김정훈 외 1명 대한전자공학회 학술대회 2015 .11
실리콘 나노와이어 N-채널 GAA MOSFET의 항복특성
류인상 ,  김보미 ,  이예린 외 1명 한국정보통신학회논문지 2016 .09
Bit line stacked 어레이에서 gate all around 구조와 double gate 구조의 특성 연구
이길성 ,  김윤 ,  박병국 대한전자공학회 학술대회 2010 .06
An Analytical Model for the Threshold Voltage of Short-Channel Double-Material-Gate (DMG) MOSFETs with a Strained-Silicon (s-Si) Channel on Silicon-Germanium (SiGe) Substrates
Shiv Bhushan ,  Santunu Sa ,  angi 외 11명 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE 2013 .08

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-560-002741037