메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
이승용 (금오공과대학교) 이필호 (금오공과대학교) 장영찬 (금오공과대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제17권 제10호
발행연도
2013.10
수록면
2,409 - 2,418 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2013

다중위상 지연고정루프 기반의 위상 선택기와 분수 분주형 위상고정루프를 이용하는 121.15 MHz 주파수 합성기
이승용 ,  이필호 ,  장영찬 한국정보통신학회논문지 2013.10 학술저널
위상 고정 루프를 이용한 주파수 합성기
이승용 전자공 2013.01 학위논문

초록· 키워드

오류제보하기
본 논문에서는 on-chip oscilloscope의 sub-sampler를 위한 클록을 생성하기 위한 두 가지 방식의 주파수 합성기를 제안한다. 제안하는 두 가지의 주파수 합성기는 지연고정루프 기반의 위상 선택기를 이용한 구조와 분수 분주형 위상고정루프를 이용하는 구조를 가지며 시뮬레이션 결과를 비교함으로써 각 구조의 특성이 분석된다. 제안된 두 회로 모두 1V 공급전압을 이용하는 65-nm CMOS 공정에서 설계되었으며, 125 MHz의 주파수를 가지는 입력 클록에 대해 121.15 MHz의 주파수를 가지는 출력 클록을 생성한다. 지연고정루프 기반의 위상 선택기를 이용한 주파수 합성기는 0.167 ㎟ 의 면적을 가지며 출력 클록은 2.88 ps의 지터 특성을 나타나며, 4.75 mW의 전력을 소모한다. 분수 분주형 위상고정루프를 이용한 주파수 합성기는 0.662 ㎟ 의 면적을 가지며 7.2 ps의 지터 특성을 나타내며, 1.16 mW의 전력을 소모한다.
#주파수 합성기 #다중위상 지연고정루프 #위상 선택기 #분수 분주형 위상고정루프 #frequency synthesizer #multi-phase delay-locked loop #phase selectgor #fractional-N phase-locked loop

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 다중위상 DLL 기반 위상 선택기를 이용한 주파수 합성기
Ⅲ. 다중위상 DLL 기반 위상 선택기를 이용한 주파수 합성기
Ⅳ. 시뮬레이션 결과 및 비교 분석
Ⅴ. 결론
REFERENCES

참고문헌 (9)

참고문헌 신청
1. [학술대회논문] - Zheng, Yu / 2003 / On-chip oscilloscopes for noninvasive timedomain measurement of waveforms in digital integrated circuits / IEEE Trans. VLSI Systems : 336 ~ 344 google schola 2. [학술대회논문] - Gholami M / 2011 / New method to synthesize the frequency bands with DLL-based frequency synthesizer / Communication and Signal Processing (ICCSP), 2011 International Conference on : 300 ~ 304 google schola 3. [학술대회논문] - Min Wang / 2008 / A novel DLL-based configurable frequency synthesizer / Neural Networks and Signal Processing, 2008 International Conference on : 303 ~ 306 google schola 4. [학술대회논문] - Farhad Zarkeshvari / 2005 / PLL-Based Fractional-N Frequency Synthesizers / Systemon-Chip for Real-Time Applications, 2005 Proceedings. Fifth International Workshop on : 85 ~ 91 google schola 5. [학술대회논문] - C.-L. Ti / 2008 / A 2.4-GHz fractional-NPLL with a PFD/CP linearization and an improved CP circuit / Proc. IEEE Int. Symp. Circuits Syst : 1728 ~ 1731 google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

위상차 전압 변환기를 이용한 Fractional-N 위상고정루프
이상기 ,  최영식 한국정보통신학회논문지 2012 .12
위상잡음 해석을 이용한 RSSI용 PLL 주파수합성기 설계
김남태 ,  정재한 ,  송한정 전자공학회논문지-TC 2011 .12
Fractional-N PLL (Phase-Locked Loop) 주파수 합성기 설계
김선철 ,  원희석 ,  김영식 전자공학회논문지-TC 2005 .07
Unlimited integer-N DLL-based frequency synthesizer
Yong-ki Cho ,  Daejeong Kim 대한전자공학회 ISOCC 2004 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-550-002756910