지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2013.9
- 수록면
- 2,133 - 2,138 (6page)
이용수
초록· 키워드
오류제보하기
다중게이트 구조인 나노 와이어 n-채널 무접합(junctionless) 및 반전모드(inversion mode) MuGFET에서 문턱전압 이하의 급격히 작은 기울기 (subthreshold slope)가 온도에 따라 변하는 것을 비교 분석하였다. 온도가 증가함에 따라 무접합 및 반전모드 소자의 문턱전압 아래 기울기는 증가하는 것으로 관측 되었다. 문턱전압 아래 기울기 증가는 반전모드 소자보다 무접합 소자에서 더 심함을 알 수 있었다. 소자의 핀 폭이 다른 소자의 문턱전압 아래 기울기의 온도 의존성은 비슷한 것으로 관측되었다. 그리고 기판 전압에 따른 문턱전압 아래 기울기의 온도 의존성 측정으로부
터 기판전압이 증가함에 따라 문턱전압 아래 기울기 변화는 심하지 않는 것으로 관측되었다. 기판에 양의 전압을 인가하므로 무접합 MuGFET 소자를 이용하여 400K 온도에서도 문턱전압 아래 기울기가 41mV/dec 이하인 소자를 구현할 수 있었다.
터 기판전압이 증가함에 따라 문턱전압 아래 기울기 변화는 심하지 않는 것으로 관측되었다. 기판에 양의 전압을 인가하므로 무접합 MuGFET 소자를 이용하여 400K 온도에서도 문턱전압 아래 기울기가 41mV/dec 이하인 소자를 구현할 수 있었다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 소자제작 및 측정
Ⅲ. 결과 및 고찰
Ⅳ. 결론
REFERENCES
참고문헌 (11)
참고문헌 신청
1. [단행본] - J. P. Colinge / 1997 / Silicon-On-Insulator Technology: Materials to VLSI / Kluwer Academic Publishers : 155 ~
2. [학술지(정기간행물)] - E.H. Toh / 2008 / A double spacer I-MOS transistor with shallow source junction and lightly doped drain for reduced operating voltage and enhanced device performance / IEEE Electron Device Lett 29 (2) : 189 ~ 191
3. [학술대회논문] - W.Y. Choi / 2005 / 70nm impact ionization metal-oxide-semiconductor(I-MOS) devices integrated with tunnelling field effect transistor (TFETs) / IEDM Tech. Dig : 995 ~ 998
4. [학술대회논문] - A.C. Seabaugh / 2010 / Low voltage tunnel transistors for beyond CMOS logic / Proceeding of IEEE 98 (12) : 2095 ~ 2110
5. [학술대회논문] - F. Mayer / 2008 / Impact of SOI, Si1-xGexOI, and GeOI substrate on CMOS compatible tunnel FET performance / IEDM : 1 ~ 5
2. [학술지(정기간행물)] - E.H. Toh / 2008 / A double spacer I-MOS transistor with shallow source junction and lightly doped drain for reduced operating voltage and enhanced device performance / IEEE Electron Device Lett 29 (2) : 189 ~ 191
3. [학술대회논문] - W.Y. Choi / 2005 / 70nm impact ionization metal-oxide-semiconductor(I-MOS) devices integrated with tunnelling field effect transistor (TFETs) / IEDM Tech. Dig : 995 ~ 998
4. [학술대회논문] - A.C. Seabaugh / 2010 / Low voltage tunnel transistors for beyond CMOS logic / Proceeding of IEEE 98 (12) : 2095 ~ 2110
5. [학술대회논문] - F. Mayer / 2008 / Impact of SOI, Si1-xGexOI, and GeOI substrate on CMOS compatible tunnel FET performance / IEDM : 1 ~ 5
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-550-002821778