지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.7
- 수록면
- 235 - 238 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, we present a built-in self test datapath optimization algorithm for efficient parallel processing based on ILP. Our method performs system register assignment, built-in self test (BST) register assignment, and interconnection assignment concurrently to yield optimal designs. Our experimental results show that our method successfully synthesizes BST circuits for all four circuits experimented. All the BST circuits are better in area overhead than those generated by existing high-level BST synthesis methods. Thus, our
experimental results are that all the overheads of each test sessions has been reduced by minimum range of 11% until 46%.
experimental results are that all the overheads of each test sessions has been reduced by minimum range of 11% until 46%.
목차
Abstract
Ⅰ. 서론
Ⅱ. ILP 기반의 BST 레지스터 최적화
Ⅲ. 실험 및 결과
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-560-002399668