지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.7
- 수록면
- 217 - 220 (4page)
이용수
초록· 키워드
오류제보하기
A 10-bit cyclic analog-to-digital converter(ADC) has been designed. The cyclic ADC consists of two stages of identical 1.5-bit multiplying digital-to-analog converters (MDAC) that share a single op-amp for reduced power consumption, and thus two bits with extra bits for redundancy are generated in one cycle. The residue is recursively converted 5 times for a total of 10 bits. Simulation results show an operating speed of 3MS/s, and the effective number of bits is 9.74 bits at Nyquist rate. The cyclic ADC has been implemented in 0.18 um CMOS technology and has a figure of merit of 782 fJ/conversion step.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현 및 시뮬레이션 결과
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-560-002399613