지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
1990
요약
1. 서론
2. Bit-serial 아키텍쳐
3. WLD 알고리즘
4. WLD 알고리즘의 병렬성 고찰
5. Bit-serial 시스톨릭 어레이의 설계
6. 모의 실험 및 결과
7. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
WLD 알고리즘을 위한 BIT-SERIAL 시스톨릭 어레이의 설계에 관한 연구 ( A Study on Design of Bit-Serial Systolic Array for WLD Algorithm )
한국통신학회 학술대회논문집
1990 .01
1차원 Bit-serial 시스톨릭 Wld 프로세서의 설계에 관한 연구 ( A Study on Design of 1-Dimensional Bit-Serial Systolic Wld Processor )
대한전자공학회 학술대회
1990 .11
1차원 Bit-serial 시스톨릭 WLD 프로세서의 설계에 관한 연구
대한전자공학회 학술대회
1990 .11
비트 수준 슈퍼 시스톨릭 어레이의 설계
전자공학회논문지-SD
2005 .12
병렬성을 갖는 WLD 알고리듬을 이용한 온라인 필기체 한글 , 영문자 및 숫자 패턴인식 ( A Study on the On-Line Handwritten Hangeul & Alphanumeric Pattern Recognition Using WLD with Parallelism )
전자공학회논문지-B
1991 .10
Low-area Bit-parallel Systolic Array for Multiplication and Square over Finite Fields
한국컴퓨터정보학회논문지
2020 .02
Bit-level Systolic Array for Convolution with Multiplexer-based Bit-serial Multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
SYSTOLIC ARRAY를 이용한 TWO`S COMPLEMENT BIT-SERIAL FIR 필터의 구현 ( IMPLEMENTATION OF TWO`S COMPLEMENT BIT-SERIAL FIR FILTER WITH SYSTOLIC ARCHITECTURE )
대한전자공학회 학술대회
1988 .01
몽고메리 알고리즘을 위한 고정-크기 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1999 .04
시각적으로 표현한 시스톨릭 어레이 시뮬레이터
대한전자공학회 학술대회
1993 .11
시각적으로 표현한 시스톨릭 어레이 시뮬레이터 ( Graphical Systolic Array Simulator )
대한전자공학회 학술대회
1993 .11
일차나 이차의 시스톨릭 어레이 설계를 위한 공간 행렬 계산
한국정보과학회 학술발표논문집
1993 .10
모듈러 곱셈을 위한 선형 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1997 .11
모듈러 곱셈을 위한 고정 - 크기 시스톨릭 어레이(fixed size systolic array) 설계
한국정보과학회 학술발표논문집
1995 .10
A Serial Input/Output Circuit with 8 bit and 16 bit Selection Modes
[ETRI] ETRI Journal
2002 .12
평면 시스톨릭 어레이 설계를 위한 공간행렬 계산
(구)정보과학회논문지
1994 .07
비트 Generation에 의한 Hadamard 변환 시스톨릭 어레이 알고리즘 ( A Bit Generation to Hadamard Transform Systolic Array Algorithm )
한국통신학회 학술대회논문집
1989 .01
비트 Generation에 의한 Hadamard 변환 시스톨릭 어레이 알고리즘 ( A Bit Generation to Hadamard Transform Systolic Array Algorithm )
대한전자공학회 학술대회
1989 .01
Bit-level Systolic Arrays for Genetic Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
시스톨릭 어레이 설계 및 검증 시스템의 구현
정보과학회논문지(C)
1998 .04
0