지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2012.11
- 수록면
- 349 - 352 (4page)
이용수
초록· 키워드
오류제보하기
In this, we present a design methodology to use C-to-RTL design tool for H.264 video encoder hardware design. We applied the HLS (High Level Synthesis) design methodology to design function blocks for H.264 video encoder IP. We give a comparison of a conventional RTL design methodology and the C-to-RTL design methodology in aspect of human resources and design time. We present how H.264 video encoder is designed using HLS design flow and how to improve verification method by reusing testbench for C level simulation and RTL simulation. We could develop H.264 SD and HD video encoder IP and embedded in DTV SoC successfully.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. H.264 VIDEO ENCODER ARCHITECTURE
Ⅲ. COMPARISON OF DESIGN METHODOLOGIES
Ⅳ. DESIGN FLOW WITH C-TO-RTL TOOL
Ⅴ. RESULT AND SUMMARY
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-000729889