메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Jae-Hyeon Shin (서강대학교) Kang-Il Cho (서강대학교) Gil-Cho Ahn (서강대학교)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2012 Conference
발행연도
2012.11
수록면
286 - 289 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
A delta-sigma modulator with digital signal feedforward architecture is presented. Digital domain summation which is favorable in high speed operation is adopted in the proposed modulator by employing extra quantizers in each signal path. Additional quantization noise from the extra quantizers is effectively eliminated by digital cancellation logic. The prototype chip, fabricated in a 0.13㎛ CMOS process, achieves a dynamic range (DR) of 74.6 ㏈ and a peak signal-to-noise and distortion ratio (SNDR) of 67.6 ㏈ for a 1.25 ㎒ signal bandwidth with an 80 ㎒ clock frequency. The total power consumption is 9.13㎽ at a 1.2 V supply voltage.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED MODULATOR ARCHITECTURE
Ⅲ. CIRCUIT IMPLEMENTATION
Ⅳ. MEASUREMENT RESULTS
Ⅴ. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-569-000729723