메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
양기정 (한국항공대학교) 정윤호 (한국항공대학교)
저널정보
제어로봇시스템학회 제어로봇시스템학회 합동학술대회 논문집 제7회 국방기술 학술대회(하)
발행연도
2011.7
수록면
975 - 984 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
In this paper, a low-power/low-complexity FFT processor is proposed for MIMO-OFDM based SDR system. The proposed low-power FFT processor can support the variable length of 64, 128, 512, 1024 and 2048. By reducing number of non-trivial multipliers with mixed radix ?2/2/4/2/4/2/4/2 algorithm and multi-path delay commutator (MDC) architecture, the complexity of the proposed FFT processor is dramatically decreased. The proposed FFT processor was designed In hardware description language(HDL) and synthesized to gate-lavel circuits using 0.13um CMOS standard cell library. With the proposed architecture, the gate count for the processor is 121.4K, and the size of memory is 294.92Kbits. The power consumption was estimated by using Synopsys Power CompilerTM, which shows that the proposed architacture can reduce the power consumption to max 92.3%.



목차

Abstract
1. 서론
2. FFT 알고리즘 및 하드웨어 구조
3. 제안된 FFT 프로세서의 알고리즘 및 하드웨어 구조
4. 제안된 FFT 프로세서의 설계 및 구현 결과
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-003447497