지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.12 No.2
- 발행연도
- 2012.6
- 수록면
- 162 - 167 (6page)
이용수
초록· 키워드
오류제보하기
This paper describes the design of a highperformance unified SVM classifier circuit. The proposed circuit supports both linear and non-linear SVM classifications. In order to ensure efficient classification, a 48×96 or 64×64 sliding window with 20 window strides is used. We reduced the circuit size by sharing most of the resources required for both types of classification. We described the proposed unified SVM classifier circuit using the Verilog HDL and synthesized the gate-level circuit using 65㎚ standard cell library. The synthesized circuit consists of 661,261 gates, operates at the maximum operating frequency of 152 ㎒ and processes up to 33.8 640×480 image frames per second.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. SVM ALGORITHMS
Ⅲ. CIRCUIT DESCRIPTION
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSIONS
ACKNOWLEDGMENTS
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
나이브 베이즈 분류기를 적용한 외관검사공정 개발
유선중
한국가스학회지
2015
.04
AR계수와 SVM을 이용한 뇌파 기반 운전자의 졸음 감지 시스템
한형섭
,
정의필
한국지능시스템학회 논문지
2012
.12
암호화 데이터베이스 상에서의 효율적인 kNN 질의처리 알고리즘
김형진
,
김형일
,
신재환
외 1명
한국정보과학회 학술발표논문집
2015
.12
은닉변수를 이용한 Latent One-Class SVM
이창기
정보과학회논문지 : 소프트웨어 및 응용
2013
.08
불균형 데이터 집합의 분류를 위한 하이브리드 SVM 모델
이재식
,
권종구
지능정보연구
2013
.06
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-002636705