메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
정준희 (한동대학교) 김영식 (한동대학교)
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 第49卷 SD編 第6號
발행연도
2012.6
수록면
18 - 24 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 0.18-μm CMOS 공정으로 제작된 무선 센서네트워크 송신기에 적용 가능한 50MHz/s 저전력 10비트 DAC 측정 결과를 제시한다. 제작된 DAC는 일반적 세그멘티드 방식과는 다르게 2단 온도계 디코더를 이용한 전류 구동 방식으로, 10비트를 상위 6비트와 하위 4비트로 나누어 구현하였다. 상위 6 비트의 온도계 디코더는 3비트의 행 디코더와 3비트의 열 디코더로 행과 열을 대칭적으로 구성하여 상위 전류 셀을 제어하였고, 하위 4비트도 온도계 디코더 방식으로 하위 전류셀을 구동하도록 설계하였다. 상위와 하위 단위 전류 셀은 셀 크기를 바꾸는 대신 바이어스 회로에서 하위 단위 전류의 크기가 상위 단위 전류와의 크기에 비해 1/16이 되도록 바이어스 회로를 설계하였다. 그리고 상위와 하위 셀간의 온도계 디코더 신호의 동기를 위해 입력 신호 및 디코딩 된 신호에 모두 동기화 래치를 적용하여 Skew를 최소화하도록 설계하였다. 측정결과 DAC는 50MHz클럭에서 최대 출력구동범위가 2.2Vpp이고, 이 조건에서 DC전원은 3.3 V에서 DC전류 4.3mA를 소모하였다. 그리고 DAC의 선형성 특성은 최대 SFDR이 62.02 dB, 최대 DNL은 0.37 LSB, 최대 INL은 0.67 LSB로 측정되었다.
#DAC #Current cell #Thermometer-decoder #INL #DNL #SFDR

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 2단 온도계 디코더 DAC 구조 및 설계
Ⅲ. 실험 및 측정 결과
Ⅳ. 결론
참고문헌

참고문헌 (10)

참고문헌 신청
1. [학술지(정기간행물)] - A.Van den Bosch / 2001 / A 10-bits 1Gsamples/s Nyquist Current-Steering CMOS D/A Converter / IEEE J. Solid-State Circuit 36 (3) : 315 ~ 324 google schola 2. [학술지(정기간행물)] - Jose Bastons / 1998 / A 12 bits Intrinsic Accuracy High Speed CMOS DAC / IEEE J. Solid-State Circuits 33 : 1959 ~ 1969 google schola 3. [학술지(정기간행물)] - 황태호 / 2010 / 그먼트 부분 정합 기법 기반의 10비트 100MS/s0.13um CMOS D/A 변환기 설계 / 전자공학회논문지 - SD 47 (4) : 62 ~ 68 dbpia 4. [학술대회논문] - Samiran Halder / 2005 / 10-bit 80-MSPS 2.5-V 27.65-mW 0.185-mm2 Segmented Current Steering CMOS DAC / Proc. 18'th Internatinal Conference on VLSI google schola 5. [학술지(정기간행물)] - 황정진 / 2010 / 스위칭 잡음 감소기법을 이용한10비트 80MHz CMOS D/A 변환기 설계 / 전자공학회논문지 - SD 47 (6) : 35 ~ 42 dbpia

이 논문의 저자 정보

이 논문과 함께 이용한 논문

슈도-세그멘테이션 기법을 이용한 12비트 250MHz CMOS D/A 변환기 설계
주찬양 ,  서성욱 ,  신선화 외 2명 대한전자공학회 학술대회 2007 .05
슈도-세그멘테이션 기법을 이용한 저 전력 12비트 80㎒ CMOS D/A 변환기 설계
주찬양 ,  김수재 ,  이상민 외 2명 전자공학회논문지-SD 2008 .04
헤드폰/이어폰을 위한 저전력 피드백 능동 소음 제어 필터 설계 방법
서지호 ,  윤대희 ,  박영철 한국정보전자통신기술학회 논문지 2017 .02
뉴런 신호 자극을 위한 8비트 전류 구동형 DAC
박지현 ,  시대 ,  윤광섭 재활복지공학회논문지 2013 .12
고속 샘플링 8bit 100㎒ DAC 설계
이훈기 ,  최규훈 대한전자공학회 학술대회 2005 .11

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-002648070