메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
민창우 (성균관대학교) 김태형 (성균관대학교) 엄영익 (성균관대학교)
저널정보
Korean Institute of Information Scientists and Engineers 정보과학회논문지 : 컴퓨팅의 실제 및 레터 정보과학회논문지 : 컴퓨팅의 실제 및 레터 제18권 제3호
발행연도
2012.3
수록면
214 - 218 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2012

메모리 접근 성능 향상을 위한 계층적 TLB 표현 기법 및 메모리 관리 기법
민창우 ,  김태형 ,  엄영익 정보과학회논문지 : 컴퓨팅의 실제 및 레터 2012.03 학술저널

2011

메모리 접근 성능 향상을 위한 계층적 비트맵 기반 TLB 표현 기법
민창우 ,  김태형 ,  엄영익 한국정보과학회 학술발표논문집 2011.06 학술대회자료

초록· 키워드

오류제보하기
하드웨어의 발전으로 인하여 하나의 머신에 장착되는 물리 메모리의 크기가 점차 커지고 있다. 또한 가상화 기술과 같은 서버 통합 워크로드가 일반화됨에 따라 개별 응용프로그램의 워킹셋 또한 증가하고 있다. 하지만 가상주소에 대한 물리주소 변환의 캐시인 TLB(Translation Look-aside Buffer)의 상대적 커버리지는 물리 메모리 크기가 커짐에 따라 점차 줄어들고 있다. 따라서 TLB 미스 (miss)가 발생하여 메모리 접근이 느려질 가능성은 더욱 높아지고 있다. 본 논문에서는 계층적 비트맵을 사용하는 TLB 표현 방법을 이용하여 TLB 커버리지를 높이는 하드웨어 기법을 제안하고, 이에 적합한 메모리 관리기법을 제안한다. 또한 시뮬레이션을 통한 실험을 통하여 제안된 기법이 실제 TLB 미스를 줄이는데 효과적임을 보인다.
#TLB #메모리 접근 #운영체제 #Translation Look-aside Buffer #Memory Access #Operating System

목차

요약
Abstract
1. 서론
2. 관련 연구
3. TLB 적중률 향상 기법
4. 평가
5. 결론 및 향후 연구
참고문헌

참고문헌 (6)

참고문헌 신청
W. Korn / 2007 / SPEC CPU2006 sensitivity to memory page sizes / ACM SIGARCH Computer Architecture News 35(1) google schola J. Peng / 2006 / A comprehensive study of hardware/software approaches to improve TLB performance for java applications on embedded systems / Proc. of the 2006 workshop on Memory system performance and correctness google schola ARM / 2011 / Cortex-A9 Technical Reference Manual google schola T. H. Romer / 1995 / Reducing TLB and Memory Overhead Using Online Superpage Promotion / Proc. of the 22nd annual international symposium on Computer architecture google schola S. Srikantaish / 2010 / Synergistic TLBs for High Performance Address Translation in Chip Multiprocessors / Proc. of 43rd Annual IEEE/ACM International Symposium on Microarchitecture google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

An Efficient Cleaning Scheme for File Defragmentation on Log-Structured File System
박종규 ,  강동현 ,  서의성 외 1명 Journal of KIISE 2016 .06
페이지 주소 캐시를 활용한 NAND 플래시 메모리 파일 시스템에서의 효율적 주소 변환 테이블 관리 정책
김정길 디지털콘텐츠학회논문지 2010 .03
캐시 성능 향상을 위하여 실행 코드 영역 프로파일링을 통한 코드 레벨 캐시 분할 기법
김정훈 ,  안득현 ,  엄영익 정보과학회논문지 : 시스템 및 이론 2012 .06
멀티코어 환경에서 I/O 태스크를 고려한 캐시 폴루션 감소 스케줄링 기법
안득현 ,  김정한 ,  엄영익 한국정보과학회 학술발표논문집 2011 .11
실행 코드 영역 프로파일링을 통한 코드 레벨 캐시 분할 기법
김정훈 ,  안득현 ,  엄영익 한국정보과학회 학술발표논문집 2011 .11

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001659451