메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
육대성 (청주대학교) 손상희 (청주대학교) 정원섭 (청주대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제10권 제3호
발행연도
2012.3
수록면
27 - 36 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 심각한 대기전력 소비 문제해결을 위해 대기전력 시 소모 전력이 0.5W 미만이 되도록 파워 스위칭 IC를 제안하고 설계하였다. 제안한 IC는 PWM 기능을 가지고 있으며 외부의 파워 MOSFET을 제어한다. 설계한 IC는 전원부, 제어부, 출력부, 보호부로 나누어 설계했으며, 세부적인 각 블록 동작전류의 총합이 1.2mA 미만을 갖도록 최적화 설계를 하였다. 제안한 IC에서 UVLO, 전압 조정기, 보호회로, 레벨 시프트, 드라이버 회로는 CSMC 0.5um 고전압 CMOS 공정을 사용하여 설계하였다. 그 밖의 회로는 CSMC 0.5um 저전압 CMOS 공정을 사용하여 설계하였다. HSPICE 시뮬레이션 결과, 제안한 IC는 버스트 모드 동작 여부에 따라 파워 MOSFET의 게이트 스위칭 전압을 제어하는 것을 확인하였고, 회로 동작 시 총 1.167mA의 적은 전류를 소비하는 것을 확인하였다. 이 결과는 목표 설계치인 1.2mA에 충족함을 보여주고 있으며 대기모드 시 전력 소비를 364.03mW까지 줄일 수 있음을 의미한다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 파워 스위칭 IC 전체 회로도와 개별블록 설계
Ⅲ. 파워 스위칭 IC 시뮬레이션 결과분석
Ⅳ. 결론
참고문헌

참고문헌 (9)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-566-001657745