지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 504 - 507 (4page)
이용수
초록· 키워드
오류제보하기
Vedic mathematics is the name given to the ancient Indian system of mathematics that was rediscovered in the early twentieth century from ancient Indian sculptures (Vedas). It mainly deals with Vedic mathematical formulae and their application to various branches of mathematics. The algorithms based on conventional mathematics can be simplified and even optimized by the use of Vedic Sutras. These methods and ideas can be directly applied to trigonometry, plain and spherical geometry, conics, calculus (both differential and integral), and applied mathematics of various kinds. In this paper new multiplier and square architecture is proposed based on algorithm of ancient Indian Vedic Mathematics, for low power and high speed applications. It is based on generating all partial products and their sums in one step. The design implementation on ALTERA Cyclone ?Ⅱ FPGA shows that the proposed Vedic multiplier and square are faster than array multiplier and Booth multiplier.
목차
Abstract
Ⅰ. INTRODUCTION (HEADING 1)
Ⅱ. VEDIC FORMULAE
Ⅲ. IMPLEMENTATION AND RESULTS
Ⅳ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속 저전력 동작을 위한 Vedic 곱셈기의 설계
대한전자공학회 학술대회
2012 .11
-
Multiplier 합성
대한전자공학회 기타 간행물
1992 .01
-
3직 Rate Multiplier의 설계 ( On the Design Methods of Ternary Rate Multiplier )
한국통신학회지(정보와통신)
1981 .01
-
Low Power Multiplier Design using Partial Product Reorder and Pass Transistor Delay Profile
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
Lower Power Booth Multiplier
대한전자공학회 학술대회
1998 .01
-
가중 인코딩 수를 이용한 직렬 십진 고정소수점 곱셈기 설계
대한전자공학회 학술대회
2014 .06
-
An improved bipolar multiplier using a high linear transconductors with wideband input
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
High-Speed Array Multipliers Based on On-the-Fly Conversion
[ETRI] ETRI Journal
1997 .08
-
3値 Rate Multiplier의 設計
한국통신학회논문지
1981 .12
-
실시간 디지탈 신호 처리용 고속 MULTIPLIER 단일칩화에 관한 연구 ( A Study on the IC , Implementation of High Speed Multiplier for Real Time Digital Signal Processing )
한국통신학회논문지
1990 .07
-
A single low-voltage CMOS analog multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
지연 고정 루프를 이용한 저전력 고성능 Frequency Multiplier
대한전자공학회 학술대회
2011 .11
-
Air-Multiplier를 이용한 환풍기 설계에 관한 연구
한국정밀공학회 학술발표대회 논문집
2010 .05
-
An Area-Efficient GF(2m) MSD Multiplier based on an MSB Multiplier for Elliptic Curve LSI
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
FAST ARRAY MULTIPLIERS WITH ON-THE-FLY CONVERSION
ICVC : International Conference on VLSI and CAD
1995 .01
-
실시간 디지탈신호 처리용 고속 MULTIPLIER 설계 및 단일칩화 연구.
한국통신학회 학술대회논문집
1990 .05
-
수학적 알고리즘을 활용한 건축표현에 관한 연구
한국CDE학회 학술발표회 논문집
2011 .01
-
Implementation of High-speed multiplier Using Multi-Valued Logic circuit
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
-
Implementation of High-Speed Multiplier Using Multi-Valued Logic Circuit
ICEIC : International Conference on Electronics, Informations and Communications
1998 .01
-
Design of High speed 16x16 Multiplier Using by Multi Input Compressor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
저전압 저전력 아날로그 멀티플라이어 설계
이근호
,
설남오
대한전기학회 학술대회 논문집
2005
.07
병렬배열구조를 사용한 비동기 곱셈기
박찬호
,
최병수
,
이동익
전자공학회논문지-SD
2002
.05
CMOS 상보형 구조를 이용한 아날로그 멀티플라이어 설계 ( Design of A CMOS Composite Cell Analog Multiplier )
이근호
,
최현승
,
김동용
전자공학회논문지-SC
2000
.03
부분곱의 재정렬과 4 : 2 변환 기법을 이용한 VLSI 고속 병렬 곱셈기의 새로운 구현 방법 ( A New Scheme for VLSI Implementation of Fast Parallel Multiplier using 2 x 2 Submultipliers and Ture 4 : 2 Compressors with no Carry Propagation )
이상구
,
전영숙
전자공학회논문지-C
1997
.10
“뇌, 공부합시다”_박문호 박사의 뇌 공부 가이드
박문호
브레인
2021
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001759389