지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 420 - 423 (4page)
이용수
초록· 키워드
오류제보하기
This paper presents a PVT tolerant BPF for bio-medical applications, which operate at very low frequencies. As the BPF used in this area has a very large time constant, the cut-off frequency of the BPF is very susceptible to PVT variations. In order to avoid such variation, the proposed architecture uses a replica LPF and negative feedback to enable a PVT invariant time constant. Simulation result shows that the variation of the frequency response of the proposed BPF remains under 1% with the following PVT variations: process (ss, tt, ff), voltage (1.1V to 2.0V) and temperature (0℃ to 100℃). The circuit has been implemented using 0.13μm CMOS technology with a supply voltage of 1.2V and 3.3V and it consumes 200nW.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED SYSTEM ARCHITECTURE
Ⅲ. IMPLEMENTATION
Ⅳ. SIMULATION RESULTS
Ⅴ. CONCLUSION
ACKNOWLEDGMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A CMOS Square-Rooting Circuits
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
저전력 CMOS 기준전압 발생 회로 ( A Low-Power CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .01
-
Dynamic Voltage and Frequency Scaling for Power-Constrained Design using Process Voltage and Temperature Sensor Circuits
JIPS(Journal of Information Processing Systems)
2011 .01
-
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
-
A 10-Gb/s Power and Area Efficient Clock and Data Recovery Circuit in 65-㎚ CMOS Technology
대한전자공학회 ISOCC
2012 .11
-
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
-
저전압용 CMOS 온-칩 기준 전압 및 전류 회로 ( CMOS On - Chip Voltage and Current Reference Circuits for Low - Voltage Applications )
전자공학회논문지-C
1997 .04
-
A Sub-1V temperature and Supply voltage independent CMOS voltage reference
대한전자공학회 ISOCC
2007 .10
-
고정밀 CMOS 스마트 온도센서 설계
대한전자공학회 학술대회
2009 .11
-
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
한국통신학회 학술대회논문집
1989 .01
-
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
특정연구 결과 발표회 논문집
1989 .01
-
CMOS 기준 전압 발생기
대한전자공학회 학술대회
1998 .11
-
CMOS 기준 전압 발생기 ( CMOS Reference Voltage Generator )
대한전자공학회 학술대회
1998 .11
-
DEVICE DESIGN FOR THE LOW POWER CMOS CIRCUIT
ICVC : International Conference on VLSI and CAD
1995 .01
-
0.5㎛ 이하의 CMOS 기술을 위한 공정 및 소자 설계에 관하여 (On the Process and Device Design for Sub-0.5㎛ CMOS Technology )
대한전자공학회 학술대회
1989 .01
-
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
-
CMOS 회로 합성기에 대한 연구 ( Research on Circuit Synthesizer in CMOS )
한국통신학회 학술대회논문집
1987 .01
-
온도 보상 회로가 포함된 CMOS 기준 전압원의 설계
대한전자공학회 학술대회
2006 .11
-
Principles of CMOS System Design
한국통신학회 워크샵
1986 .01
-
A New Delay Model for Large Digital CMOS Circuits
ICVC : International Conference on VLSI and CAD
1997 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001489851