지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 416 - 419 (4page)
이용수
이 논문의 연구 히스토리 (2)
2011
Design of Asynchronous 2-Phase Ternary Encoding Protocol Using Multiple-Valued Logic
Myeong-Hoon Oh
,
Sung-Nam Kim
,
Sungwoon Kim
대한전자공학회 ISOCC
2011.11
학술대회자료
Asynchronous 2-Phase Protocol Based on Ternary Encoding for On-Chip Interconnect
Myeong-Hoon Oh
,
Seongwoon Kim
[ETRI] ETRI Journal
2011.10
학술저널
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Due to a half transitions for data transfers comparing with conventional 4-phase signalings, level-encoded dual-rail (LEDR) has been widely used in on-chip asynchronous interconnects supporting a 2-phase handshake protocol. However, it inevitably requires 2N wires for N-bit data transfers to maintain delay-insensitive encoding. Encoder and decoder circuits that perform an asynchronous 2-phase handshake protocol with only N wires for N-bit data transfers are presented for on-chip global interconnects. Their fundamentals are based on a ternary encoding scheme, and the circuits are implemented using current-mode multiple-valued logics. In the simulation with 0.25 um CMOS technology, the suggested circuits saves both latency and energy consumption over the wire length of 3 mm.
목차
Abstract
I. INTRODUCTION
II. 2-PHASE TERNARY ENCODING SCHEME AND ENVIRONMENT
III. STRUCTURE
IV. IMPLEMENTATION AND SIMULATION
V. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001475279