지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 290 - 293 (4page)
이용수
초록· 키워드
오류제보하기
A sample clock generator (SCG) for application in a 32-channel ultrasound receiver beamformer is proposed. The RX beamformer samples the echo signals at delayed timings to align them in the time domain before summing them. The proposed SCG employs a dual counter and comparator scheme to generate delayed sampling clocks with 4.17 ns delay control resolution. The SCG is implemented using Verilog RTL code and the analog block of the beamformer was modeled with ideal sample and hold circuits. The beamformer was simulated using a mixed-signal simulator and the results verify the feasibility of the proposed scheme.
목차
Abstract
I. INTRODUCTION
II. ARCHITECTURE AND OPERATING PRINCIPLES
III. SIMULATION
IV. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001474954