지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 219 - 222 (4page)
이용수
초록· 키워드
오류제보하기
With semiconductor technology scaling, the size of transistors and their operating voltage keep decreasing. One of the major problems with advanced semiconductor technology is timing errors caused by process variation and noises. With such problem, conventional worst-case designs suffer poor system performance. This paper proposes aggressive designs of systolic arrays for matrix multiplication which can tolerate timing errors. When timing errors occur, the system reconfigures the computing cells with little performance degradation. Our implementation results show that our proposed designs achieve tolerance of timing errors with reasonable cost
목차
Abstract
I. INTRODUCTION
II. SYSTOLIC ARRAYS FOR MATRIX MULTIPLICATION
III. TIMING-ERROR-RESILIENT SYSTOLIC ARRAYS
IV. IMPLEMENTATION
V. SUMMARY AND CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001474792