메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이영재 (한국전자통신연구원) 현석봉 (한국전자통신연구원) 탁금영 (LG 전자) 김천수 (한국전자통신연구원) 유현규 (한국전자통신연구원)
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2006년 하계종합학술대회
발행연도
2006.6
수록면
577 - 578 (2page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A CMOS phase-locked loop (PLL) which synthesizes frequencies between 6.336~8.976㎓ in steps of 528㎒ and settles in approximately 150㎱ using the 528㎒ reference clock is presented. Frequency hopping between the bands in the each mode is critical point to design the PLL in multi-band orthogonal frequency division multip ... 전체 초록 보기

목차

등록된 정보가 없습니다.

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001134566