지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. Introduction
2. Design of the CPLD controller
3. Experiments and results
4. Conclusion
Acknowledgements
References
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
CPLD based controller for the bi-directional wireless capsule endoscope
대한전자공학회 ISOCC
2004 .10
Moveable Wireless Capsule Endoscopy
대한전자공학회 ISOCC
2013 .11
Design of an encoder/decoder CPLD module for bi-dirctional wireless capsule endoscopes
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
Design and Implementation of the RF Systems for Bi-directional Wireless Capsule Endoscopes
멀티미디어학회논문지
2006 .12
Parametric Study on Signal Reconstruction in Wireless Capsule Endoscopy using Compressive Sensing Algorithm
한국통신학회 학술대회논문집
2015 .01
시간제약 조건을 고려한 CPLD 기술 매핑 알고리즘 개발 ( Development of Technology Mapping Algorithm for CPLD by Considering Time Constraint )
전자공학회논문지-C
1999 .06
CPLD를 이용한 2상 스텝모터의 마이크로테스핑 구현
정보 및 제어 논문집
2011 .10
시간 제약 조건하에서 면적을 고려한 효율적인 CPLD 기술 매핑 ( An Efficient CPLD Technology Mapping considering Area under Time Constraint )
전자공학회논문지-SD
2001 .01
CPLD를 이용한 2상 스테핑 모터 드라이버의 성능개선
대한전기학회 학술대회 논문집
2003 .11
CPLD를 이용한 2상 스테핑 모터 드라이버의 성능개선
대한전기학회 학술대회 논문집
2003 .11
CPLD칩을 이용한 다채널 가스누출 경보시스템의 설계 및 제작
대한전자공학회 학술대회
1999 .11
CPLD를 이용한 2상 스테핑 모터 드라이버의 성능개선
전기학회논문지 D
2004 .09
3상 다이오드정류기의 고조파 저감을 위한 CPLD 컨트롤러의 개발
조명·전기설비학회논문지
2000 .05
시간제약 조건하에서 순차 회로를 위한 CPLD 기술 매핑 제어 알고리즘 개발 ( Development of CPLD technology mapping control algorithm for Sequential Circuit under Time Constraint )
전자공학회논문지-T
1999 .12
QPSK 복조기 CPLD Device 구현
한국통신학회 학술대회논문집
1999 .07
CPLD를 고려한 RTL 바인딩과 저전력 기술 매핑
한국컴퓨터정보학회논문지
2006 .05
Prototype Modular Capsule Robots for Capsule Endoscopies
제어로봇시스템학회 국제학술대회 논문집
2013 .10
A Novel Radio Propagation and Radiation Model of the Wireless Capsule Endoscopy in Human Gastro-Intestine (GI) Tract
대한전자공학회 ISOCC
2011 .11
시간제약 조건하에서 순차 회로를 위한 수행시간을 개선한 CPLD 기술 매핑 알고리즘 개발 ( Development of CPLD Technology Mapping Algorithm for Sequential Circuit Improved Run-Time Under Time Constraint )
전자공학회논문지-SD
2000 .04
0