메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Il-Ho Rho (청주대학교) Won-Sup Chung (청주대학교) Sang-Hee Son (청주대학교)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제9권 제11호
발행연도
2011.11
수록면
35 - 40 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
두 개의 입력단자와 세 개의 출력단자를 가지는 AB급 2세대 전류 콘베이어를 제안하였다. 이 회로는 두 개의 단위-이득 버퍼와 여섯 개의 전류 미러로 구성되며, 전압 폴로워와 전류 폴로워를 동시에 구현할 수 있다. 제안된 전류 콘베이어의 실용성을 입증하기 위하여, 이 전류 콘베이어는 선형 트랜스컨덕터와 대역 통과 여파기 구현에 응용되었다. SPICE 시뮬레이션 결과는, 전류 콘베이어가 트랜스컨덕터 구현에 응용되었을 때 제안된 회로가 종래의 그것보다 더 뛰어난 주파수 특성을 가진다는 것을 보여주며, 그것의 대역폭은 240MHz였다. 제안된 전류 콘베이어를 사용한 대역 통과 여파기의 Q 값은 각각 R = 5kΩ일 때 88, R = 3kΩ일 때 60, 그리고 R = 2kΩ일 때 33이며, 그것에 일치하는 중심 주파수는 각각 2.4MHz, 4MHz, 그리고 5.5MHz이다.

목차

Abstract
요약
Ⅰ. Introduction
Ⅱ. Circuit Description and Operation
Ⅲ. Linear Transconductor
Ⅳ. Bandpass Filter
Ⅴ. Simulation Results
Ⅵ. Conclusion
References
Authors

참고문헌 (8)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-566-001075965