지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 17 - 25 (9page)
이용수
초록· 키워드
오류제보하기
다출력 논리식에서 공통식을 추출하는 것은 최적화를 위해 매우 중요한 기술이다. 이러한 공통식 추출 방법은 크게 대수 방법과 부울 방법으로 구분된다. 본 논문에서는 부울 방법에 의한 새로운 공통식 추출 방법을 제안한다. 제안하는 방법은 먼저 대수 나눗셈을 이용해서 주어진 논리식들에서 제수와 2-큐브 형태의 논리식들 산출한다. 여기에 서포트를 이용해서 공통식이 될 수 있는 후보식들을 산출한다. 다음 후보식 산출 행렬을 만들어 가능한 더 많은 후보식들을 찾는다. 이렇게 산출된 후보식들의 교집합으로부터 여러 논리식에서 공통으로 사용될 식을 추출하여 전체 논리식의 리터럴 개수를 줄인다. 실험 결과 제안한 방법이 기존의 방법들보다 리터럴 개수를 줄일 수 있음을 보였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 용어 및 연구 동기
Ⅲ. 공통 논리식 산출
Ⅳ. 실험 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (13)
참고문헌 신청
1. [학술지(정기간행물)] - R. K. Brayton / 1982 / The Decomposition and Factorization of Boolean Expressions / Proc. ISCAS : 49 ~ 54
2. [학술지(정기간행물)] - R. K. Brayton / 1987 / MIS: A Multiple- Level Logic Optimization System / IEEE Trans. CAD 6 (6) : 1062 ~ 1081
3. [학술지(정기간행물)] - E. M. Sentovich / 1992 / Sequential Circuit Design Using Synthesis and Optimization / Proc. ICCD : 328 ~ 333
4. [학술지(정기간행물)] - J. Rajski / 1992 / The testability- preserving concurrent decomposition and factorization of Boolean expressions / IEEE Trans. CAD 11 (6) : 778 ~ 779
5. [학술지(정기간행물)] - V. K. Singh / 1993 / Heuristic for decomposition in multilevel logic optimization / IEEE Trans. VLSI 1 (4) : 441 ~ 445
2. [학술지(정기간행물)] - R. K. Brayton / 1987 / MIS: A Multiple- Level Logic Optimization System / IEEE Trans. CAD 6 (6) : 1062 ~ 1081
3. [학술지(정기간행물)] - E. M. Sentovich / 1992 / Sequential Circuit Design Using Synthesis and Optimization / Proc. ICCD : 328 ~ 333
4. [학술지(정기간행물)] - J. Rajski / 1992 / The testability- preserving concurrent decomposition and factorization of Boolean expressions / IEEE Trans. CAD 11 (6) : 778 ~ 779
5. [학술지(정기간행물)] - V. K. Singh / 1993 / Heuristic for decomposition in multilevel logic optimization / IEEE Trans. VLSI 1 (4) : 441 ~ 445
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-566-001075945