지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 266 - 269 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 극소마이크로폰용 저전력, 저잡음 아날로그 전단부의 설계에 대한 내용을 제시하고 있다. 아날로그 전단부는 저잡음 가변이득 증폭기, 전하 펌프, 발진기, 저대역 통과 필터, 파워-온-리셋 회로 등으로 구성되어 있다. CMOS 0.18 ㎛ 공정을 이용하여 구현되었으며, 칩 면적은 1 ㎜ × 1 ㎜ 이다. 가변이득 증폭기의 이득은 0.5 ㏈ ~ 2 ㏈까지 0.5 ㏈ 간격으로 변하도록 설계되었다. 전하 펌프의 출력 전압은 4.6 V, 전하 펌프 클록 주파수는 1 ㎒이다. 1.8 V 공급 전압에서 전체 전류 소모는 240 ㎂이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
Acknowledgement
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000250070