지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 224 - 228 (5page)
이용수
초록· 키워드
오류제보하기
ISP(Image Signal Processor)의 마지막 단계는 임의의 크기로 영상을 축소하는 단계이다. 영상 축소는 항상 AAF(Anti-Aliasing Filter)와 표본화기로 구성되기 때문에, 축소된 영상의 데이터는 간헐적으로 출력하게 된다. 그러나 ISP의 최종출력 데이터는 항상 라인단위로 연속적으로 출력되어야 하기 때문에, 축소된 영상 데이터를 연속적으로 출력하기 위해서 2개의 SRAM을 사용하여 데이터를 정렬하는 기능을 구비하는 것이 일반적인 ISP의 구조이다. 본 논문에서는 효율적인 ISP 구현을 위하여 1개의 SRAM을 이용하여 불연속적으로 입력되는 데이터열을 연속적으로 정렬하는 데이터 정렬 장치의 구조를 제안한다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000249999