지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.4
- 수록면
- 54 - 57 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 제안하는 ADC는 CIS에서 사용되는 1.8V~2.8V 및 1.2V 등 두 종류의 전원전압을 통해 넓은 범위의 아날로그 신호를 1.2V의 낮은 전압 기반의 디지털 데이터로 변환한다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 4b FLASH ADC에는 래치만으로 구성된 비교기와 인터폴레이션 기법을 통해 면적과 전력소모를 최소화하였다. 제안하는 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 설계 및 모의실험 하였으며, 레이아웃 된 칩 면적은 0.53㎟이고, 아날로그용 2.5V 및 디지털용 1.2V의 전원전압에서 총 18.2㎽의 전력을 소모한다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 ADC 전체 구조
Ⅲ. 제안하는 ADC의 주요 회로 설계기법
Ⅳ. 모의실험 결과 및 예상 사양
Acknowledgement
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000249595