메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Jun Yan (Mathworks) Wei Zhang (Virginia Commonwealth University)
저널정보
Korean Institute of Information Scientists and Engineers Journal of Computing Science and Engineering Journal of Computing Science and Engineering Vol.5 No.1
발행연도
2011.3
수록면
1 - 18 (18page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
As the first step toward real-time multi-core computing, this paper presents a novel approach to bounding the worst-case performance for threads running on multi-core processors with shared L2 instruction caches. The idea of our approach is to compute the worst-case instruction access interferences between different threads based on the program control flow information of each thread, which can be statically analyzed. Our experiments indicate that the proposed approach can reasonably estimate the worst-case shared L2 instruction cache misses by considering the inter-thread instruction conflicts. Also, the worst-case execution time (WCET) of applications running on multi-core processors estimated by our approach is much better than the estimation by simply assuming all L2 instruction accesses are misses.
#Worst-case Execution Time Analysis #Multicore Processors #Shared Caches #Hard Real-time

목차

1. INTRODUCTION
2. DIFFICULTIES IN WCET ANALYSIS FOR MULTI-CORE CHIPS WITH SHARED
3. OUR APPROACH
4. EVALUATION METHODOLOGY
5. EXPERIMENTAL RESULTS
6. CONCLUDING REMARKS
ACKNOWLEDGMENT
REFERENCES

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

이 논문의 저자 정보

이 논문과 함께 이용한 논문

임베디드 운영체제의 스케줄링 프리미티브를 고려한 정적 최악실행시간 분석도구
박현희 ,  양승민 ,  최용훈 정보과학회논문지 : 컴퓨팅의 실제 및 레터 2007 .10
Time bounder : WCET 분석 도구
박수현 ,  방호정 ,  김태효 외 2명 한국정보과학회 학술발표논문집 2004 .10
파이프라인 실행 구조의 최악 실행시간 분석기법
임성수 ,  배영현 ,  민상렬 외 4명 (구)정보과학회논문지 1995 .06
시스템 가상화 기반 ECU 통합을 위한 계층적 WCET 예측 프레임워크
유종훈 ,  홍성수 한국자동차공학회 추계학술대회 및 전시회 2010 .11
TimeBounder : 실시간 시스템 자동 분석기
김태효 ,  방호정 ,  차성덕 정보과학회지 2007 .08

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004206830