메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
이호규 (고려대학교) 김무영 (고려대학교) 김철우 (고려대학교)
저널정보
대한전기학회 전기학회논문지 전기학회논문지 제60권 제2호
발행연도
2011.2
수록면
325 - 329 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper introduces the 10b 1MS/s SAR ADC with double sampling technique to reduce the power consumption. The SAR ADC is implemented in CMOS 1P8M 65nm technology and occupies 0.11um2. The maximum sampling rate is 1MS/s. The simulated SNDR and SFDR are 55.6㏈ and 62.7㏈ at 484㎑ input frequency, respectively. The implemented data converter consumes 507㎼ with 1.2-V supply.

목차

Abstract
1. 서론
2. 본론
3. 모의 실험 결과
4. 결론
감사의 글
참고문헌
저자소개

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-560-004009898