메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Ji-Seop Song (고려대학교) Sang-Hyuk Yang (고려대학교) Eung-ju Kim (고려대학교) Shin-Il Lim (서경대학교) Suki Kim (고려대학교)
저널정보
대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2010
발행연도
2010.6
수록면
341 - 344 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper proposes the new 4:1 MUX architecture for high speed and low power graphic memory interface. The proposed architecture consists of one 4:2 MUX and one optimized 2:1 MUX. The 4:2 MUX is based on double 2:1 MUX. This proposed 4:1 MUX architecture eliminates the flip-flops in the conventional tree topology and also achieves 33% reduction of power consumption compared to the conventional tree topology, while this new 4:1 MUX shows 2X speed improvement compared to the conventional one stage architecture. The merits of both conventional architectures are simultaneously achieved with this optimized architecture. The simulation results show that 10Gb/s 4:1 MUX in proposed architecture consumes 10㎃ current at 1.8V supply voltage and has over 200㎷ eye opening. All simulations are performed with 0.18㎛ CMOS technology.

목차

Abstract
Ⅰ. Introduction
Ⅱ. Conventional Circuits
Ⅲ. Proposed Circuits
Ⅳ. Simulation results
Ⅴ. Conclusions
Acknowledgments
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004077446