지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2010.7
- 수록면
- 37 - 43 (7page)
이용수
초록· 키워드
오류제보하기
영상데이터의 용량이 늘어남에 따라, 시리얼 링크의 전송속도는 점점 빨라지고 있다. 따라서 기존에 제시되었던 상용화규격도 계속해서 전송속도를 상향시킨 차기 버전을 제안하고 있다. 차기 버전은 기존 버전과 호환성을 갖춰야 하므로 두 가지 이상의 전송속도로 동작할 수 있는 송수신기 회로가 필요하다. 본 논문에서는 4개의 채널을 가지며, 3.2 Gb/s 또는 6.4 Gb/s의 전송속도로 동작하는 송신기를 설계하였다. 이 송신기는 1, 1.5, 2, 3배의 pre-emphasis를 선택적으로 사용할 수 있으며, 출력 스윙을 200, 300, 400, 600 mVdiff,p2p로 선택할 수 있다. 설계된 송신기는 0.13㎛ CMOS 공정을 이용하여 제작되었으며, COB 패키징을 이용하여 PCB에 실장되어 검증되었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
참고문헌
저자소개
참고문헌 (7)
참고문헌 신청
1. [학술지(정기간행물)] - J.Kim / 2005 / A Four-Channel 3.125-Gb/s/ch CMOS Serial-Link Transceiver With a Mixed-Mode Adaptive Equalizer / IEEE Journal of Solid-State Circuits 40 (2) : 462 ~ 471
2. [학술지(정기간행물)] - T.Beukema / 2005 / A 6.4-Gbps CMOS SerDes Core With Feed-Forward and Decision-Feedback Equalization / IEEE Journal of Solid-State Circuits 40 (12) : 2633 ~ 2645
3. [학술지(정기간행물)] - R.Payne / 2005 / A 6.25-Gbps Binary Transceiver in 0.13um CMOS for Serial Data Transmission Across High Loss Legacy Backplane Channels / IEEE Journal of lid-State Circuits 40 (12) : 2646 ~ 2657
4. [학술지(정기간행물)] - E.Crain / 2004 / A numerical design approach for high speed differential resistor-loaded CMOS amplifiers / Proc.of ISCAS 5 : 508 ~ 511
5. [학술지(정기간행물)] - Jri Lee / 2003 / A 40-Gb/s Clock and Data Recovery Circuit in 0.18-μm CMOS Technology / IEEE Journal of Solid-State Circuits 38 (12) : 2181 ~ 2190
2. [학술지(정기간행물)] - T.Beukema / 2005 / A 6.4-Gbps CMOS SerDes Core With Feed-Forward and Decision-Feedback Equalization / IEEE Journal of Solid-State Circuits 40 (12) : 2633 ~ 2645
3. [학술지(정기간행물)] - R.Payne / 2005 / A 6.25-Gbps Binary Transceiver in 0.13um CMOS for Serial Data Transmission Across High Loss Legacy Backplane Channels / IEEE Journal of lid-State Circuits 40 (12) : 2646 ~ 2657
4. [학술지(정기간행물)] - E.Crain / 2004 / A numerical design approach for high speed differential resistor-loaded CMOS amplifiers / Proc.of ISCAS 5 : 508 ~ 511
5. [학술지(정기간행물)] - Jri Lee / 2003 / A 40-Gb/s Clock and Data Recovery Circuit in 0.18-μm CMOS Technology / IEEE Journal of Solid-State Circuits 38 (12) : 2181 ~ 2190
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
영상신호 전송용 CMOS 광대역 시리얼 데이터 송신기
전자공학회논문지
2017 .04
-
25Gbps 광 신호 전송을 위한 광 듀오바이너리 송신기 특성에 관한 연구
한국인터넷방송통신학회 논문지
2017 .01
-
접지 기준 단일 종단 신호 전송을 위한 14Gb/s 송신기 설계
대한전자공학회 학술대회
2019 .06
-
90-nm CMOS 기술을 이용한 10 Gb/s 4 채널 광 송신기
대한전자공학회 학술대회
2011 .11
-
4 채널 가변형 2.5 Gb/s 광 송신기의 온도 특성에 관한 연구
한국통신학회 기타 간행물
2001 .10
-
무선전력 전송을 위한 RF 송신기 기술동향 및 설계 기법
전자공학회지
2012 .08
-
다중 시리얼 데이터 통신을 위한 3.4Gb/s 송신기 회로 설계
대한전자공학회 학술대회
2009 .05
-
실시간 동영상 전송을 위한 1 ㎓ 대역 송신기의 특성해석
한국통신학회 학술대회논문집
2001 .07
-
2.5Gbps 시리얼 데이터 링크 CMOS 트랜시버의 설계
대한전자공학회 학술대회
2003 .07
-
섬유채널 통신을 위한 송수신기 설계
대한전자공학회 학술대회
2013 .07
-
고속 시리얼 링크 PAM-8 송신기 설계
대한전자공학회 학술대회
2020 .08
-
상보적으로 스위칭하는 송신기와 적분형 수신기를 이용한 고속 인덕티브 링크
전자공학회논문지-SD
2011 .12
-
항공관제용 VHF대역 송신기 설계 및 구현에 관한 연구
한국항행학회논문지
2005 .01
-
피드포워드 보상기법을 이용한 2.4 GHz 대역용 FP-LD 광송신기 제작 및 송신기 집적화를 위한 CMOS 회로 설계
한국정보통신설비학회 학술대회
2007 .01
-
3단 균형 부호화를 이용한 15-Gbps CPHY 인터페이스 송신기
대한전자공학회 학술대회
2020 .08
-
TV 용 Microwave S . T . Link 및 송신기제작기
전자공학회지
1965 .03
-
2 .5 Gbps , 10 Gbps , 100 Gbps급 고속 광전송 장치
전자공학회지
1993 .04
-
Pre-Emphasis 기능을 갖는 10Gbps 드라이버의 설계
대한전자공학회 학술대회
2005 .11
-
A CMOS 4-PAM multi Gb/s serial link transmitter
대한전자공학회 학술대회
2008 .05
-
16채널×10Gbps 신호의 단일모드 광섬유 전송실험 ( Transmission Experiments of 16 Channel×10Gb/s Signal Using Single Mode Fiber )
한국통신학회 기타 간행물
1998 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-003032765