메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 第47卷 SD編 第1號
발행연도
2010.1
수록면
28 - 37 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

2011

스마트그리드를 위한 다채널 동기 통신용 IC 설계
옥승규 ,  양오 대한전자공학회 학술대회 2011.06 학술대회자료
스마트그리드를 위한 다채널 동기 및 비동기 통신용 IC 설계
옥승규 ,  양오 반도체디스플레이기술학회지 2011.01 학술저널

2010

FPGA를 이용한 다채널 비동기 통신용 IC 설계
옥승규 ,  양오 전자공학회논문지-SD 2010.01 학술저널

초록· 키워드

오류제보하기
본 논문에서는 FPGA와 VHDL을 이용하여 다채널 비동기 통신용 IC를 설계하였다. 기존에 상용되고 있는 대부분의 비동기 통신용 IC들은 최대 1～2채널(Channel)로 구성되어 있다. 따라서 2채널 이상의 통신 시스템을 구성할 때 원가가 높아지고 구현하기도 복잡해진다. 그리고 매우 적은 송수신 버퍼(Buffer)를 가지고 있으므로 고속으로 대용량의 데이터를 전송할 경우 마이크로프로세서에 걸리는 부하가 많아지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 비동기 통신 채널 8개를 단 한개의 IC로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 송수신 버퍼의 크기를 각각 256 바이트로 설계함으로써 고속의 통신을 가능하게 하였다. 또한 통신시 오동작을 방지하기 위해 디지털(Digital) 필터 및 첵섬(Check-sum) 로직을 설계하여 신뢰성을 향상시켰으며, 채널 먹스 로직을 설계하여 각 채널별 입/출력을 자유롭게 선택하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이와 같이 설계된 다채널 비동기 통신 IC를 ALTERA사의 Cyclone Ⅱ Series EP2C35F672C8과 QuartusⅡ V8.1을 이용하여 로직을 합성 및 시뮬레이션 하였다. QuartusⅡ 시뮬레이션과 실험에서 성공적으로 수행되었으며, 설계된 IC의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI(Texas Instruments)사의 TL16C550A, ATMEL사의 ATmega128 범용 마이크로 콘트롤러와 수행시간 및 성능을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수함을 확인하였다.
#FPGA #Asynchronous communication #Multi channel #VHDL

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 다채널 비동기 통신용 IC 설계
Ⅲ. 다채널 비동기 통신용 IC 검증
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (11)

참고문헌 신청
1. [학술지(정기간행물)] - In-Sik Hong / 1997 / Design of a 16 bit Basic Computer Processor using VHDL / Soonchunhyand J. Instit, Indust, Technol 3 (3) : 615 ~ 628 google schola 2. [학술지(정기간행물)] - Doo-Youl Park / 2002 / A study on the Modeling and design of Parwan CPU using a VHDL / 한국 OA학회 논문지 7 (2) google schola 3. [학술지(정기간행물)] - Hee-Don Seo / 1999 / Design of AAL-2 Multimedia Communication Protocol Function Using VHDL / 정보통신연구소 논문집 6 (1) google schola 4. [학위논문] - 이상덕 / 2003 / Embedded PCI Local Bus Core의 VHDL을 이용한 설계 / 석사 google schola 5. [학술지(정기간행물)] - 양 오 / 1999 / FPGA를 이용한 시퀀스 로직 제어용 고속 프로세서 설계 / 대한전기학회 논문지 48 (12) : 1554 ~ 1563 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Half-Bridge를 이용한 3-레벨 통신방식에 관한 연구
박성준 ,  홍성문 ,  임상길 전력전자학회 학술대회 논문집 2019 .07
반이중 비동기 직렬 통신 인터페이스를 이용한 BLDC 서보 전동기의 실시간 운전에 관한 연구
황규범 ,  서석훈 ,  우광준 제어로봇시스템학회 국내학술대회 논문집 1998 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2010-569-001819113