메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
296 - 299 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Deep packet inspection 구현의 핵심은 고속의 스트링 매칭이다. 이를 구현하기 위해서는 스트링 매칭에서 요구되는 메모리 크기를 줄여 on-chip으로 설계가 가능해야 한다. 본 논문에서는 Snort 룰에서 추출한 실제 스트링에 대한 분석을 바탕으로 deep packet inspection을 위한 비트 분리 스트링 매칭 엔진의 메모리 사용을 감소시키는 기법을 제안하였다. 스트링을 구성하고 있는 캐릭터의 ASCII 코드 상위 두 비트에 따라 스트링을 세 가지로 분류하고, 그에 따라 일부 스트링에 대해서는 작은 메모리를 사용하는 룰 모듈을 할당함으로써 평균적으로 약 9.7%의 메모리 크기를 감소시켰다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. Motivation
Ⅲ. 제안하는 비트 분리 스트링 매칭 엔진
Ⅳ. 실험
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018601679