지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
Ⅰ. INTRODUCTION
Ⅱ. BCH Coding
Ⅲ. CONCATENATED BCH DECODER
Ⅳ. 40-GB/S CONCATENATED BCH Decoder ARCHITECTURE
Ⅴ. RESULTS AND COMPARISON
Ⅵ. CONCLUSIONS
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
A High-Performance Concatenated BCH Code and Its Hardware Architecture for 100 Gb/s Long-haul Optical Communications
대한전자공학회 ISOCC
2010 .11
40Gb/s급 BCH(2040,1930) 복호기 구조
대한전자공학회 학술대회
2008 .05
Concatenated Coding System과 BCH Coding System의 비교 검토 ( A Comparative Study Between a Concatenated Coding System and BCH Coding System )
대한전자공학회 학술대회
1983 .01
100 Gb/s급 광통신시스템을 위한 고성능 저면적 반복 BCH 복호기 구조
전자공학회논문지
2013 .07
BCH and RS Codes
한국통신학회 단기강좌
1998 .01
( 255 , 239 ) BCH 복호기 설계 ( The Design of ( 255 , 239 ) BCH Decoder )
대한전자공학회 학술대회
1984 .01
확장된 BCH 부호의 복호에 관한 연구 ( On the Decoding of Extended BCH Codes )
대한전자공학회 학술대회
1987 .11
( 31 , 16 ) BCH 부호의 복호기 설계 ( The Design of ( 31 , 16 ) BCH Codec )
대한전자공학회 학술대회
1983 .01
초고속 광통신을 위한 고성능 저면적 Iterative BCH 복호기 구조
전자공학회논문지
2019 .01
한 개의 오류 정정 능력을 갖는 BCH 부호를 연접한 터보 코드의 성능에 관한 연구
한국통신학회 학술대회논문집
1999 .07
2원 BCH 부호의 무지연 복호기 구성 ( The Construction of the Line-Speed Decoder for the Binary BCH Codes )
대한전자공학회 학술대회
1984 .01
2원 BCH부호의 직접복호법 ( A Direct Decoding Method for Binary BCH Codes )
한국통신학회논문지
1989 .02
Ternary Bose - Chaudhuri - Hocquenghem (BCH) with t = 2 code for steganography
디지털콘텐츠학회논문지
2016 .12
2 차원 BCH 부호 구조를 이용한 파워 할당 기법에 따른 성능 분석
한국통신학회 학술대회논문집
2015 .01
Decoding of BCH and RS Codes
한국통신학회 단기강좌
1998 .01
보상 기법을 이용한 BCH/RS 부호 생성 파라미터 복원
한국통신학회 학술대회논문집
2011 .11
단축 BCH 부호에 대한 효율적인 복호 알고리듬 개발 ( An Efficient Decoding Algorithm of Shortened BCH Codes )
한국통신학회 공개발표회 및 토론회
1997 .01
단축 BCH 부호에 대한 효율적인 복호 알고리듬 개발 ( An Efficient Decoding Algorithm of Shortened BCH Codes )
한국통신학회 학술대회논문집
1997 .01
( 127 , 113 ) BCH 부호기 및 복호기 장치화에 관한연구 ( A Study on the ( 127 , 113 ) BCH encoder / decoder Hardware implementation )
대한전자공학회 학술대회
1987 .11
High-performance Syndrome-based SD-BCH Decoder Architecture using Hard-decision Kernel
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .12
0