메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
142 - 145 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 model order reduction(MOR) 기술들 중 하나인 PRIMA의 SPICE simulation을 위한 등가회로 생성 방법을 제안한다. 제안 방법은 기존에 가장 효율적인 기법으로 알려진 Matsumoto 방법과 달리 등가 회로 생성 시 negative value 소자를 사용하지 않기 때문에, 모든 상황에서 안정적인 등가 회로를 생성할 수 있다. SPICE simulation을 통한 실험한 결과, 기존의 Matsumoto 방법에 비해 제안한 방법은 안정적인 동작과 함께 simulation 속도 향상을 보였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 배경 지식
Ⅲ. 제안하는 등가회로
Ⅳ. 실험
Ⅴ. 결론
Ⅵ. Acknowledgement
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018602065