지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. GSM/WCDMA 주파수 합성기 구조
Ⅲ. 설계 및 모의실험 결과
Ⅳ. 결론 및 향후 연구 방향
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
GSM / WCDMA 통신용 이중대역 CMOS 주파수 합성기 설계
대한전자공학회 학술대회
2008 .06
A GPS Frequency Synthesizer Based on a Single-Stage VCO-Frequency Divider
대한전자공학회 학술대회
2007 .07
A GPS Frequency Synthesizer Based on a Single-Stage VCO-Frequency Divider
대한전자공학회 학술대회
2007 .07
Design of A 1.8-V CMOS Frequency Synthesizer for WCDMA
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
A CMOS Frequency divider for 2.4/5GHz WLAN Applications with a Simplified Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2011 .12
GPS L1-band 저전력, 저잡음 주파수 합성기의 설계
대한전자공학회 학술대회
2008 .11
Design of a 5.2GHz/2.4GHz CMOS Dual Band Frequency Synthesizer for WLAN
대한전자공학회 ISOCC
2004 .10
GSM/WCDMA 이중대역 안테나 설계
한국정보통신설비학회 학술대회
2008 .01
Low Phase Noise CMOS VCO with Hybrid Inductor
IEIE Transactions on Smart Processing & Computing
2015 .06
위상 동기 루프를 이용한 CMOS 주파수 합성기의 설계
전자공학회논문지-IE
2003 .12
0.13μm CMOS 공정을 이용한 0.7-4.9GHz의 광대역 주파수 합성기
대한전자공학회 학술대회
2011 .11
A Study on Wide-band Frequency Synthesizer for Advanced Wireless Communication
대한전자공학회 ISOCC
2011 .11
PLL 주파수 합성기를 위한 dual-modulus 프리스케일러와 차동 전압제어발진기 설계
한국정보통신설비학회 학술대회
2006 .01
A Low Phase-noise 0.9/1.8 ㎓ Dual-band LC VCO using 0.18 ㎛ CMOS Technology
IEIE Transactions on Smart Processing & Computing
2018 .04
2.4-GHz 1-V 저전력 Fractional-N 주파수 합성기 설계
대한전자공학회 학술대회
2007 .05
A Study of Dual-band Frequency Synthesizer for DAB
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
저전력 2.5GHz/0.5GHz CMOS 이중 주파수합성기 완전 집적화 설계
전기전자학회논문지
2007 .03
1.8-GHz 주파수 합성기용 가상 2단 링 CMOS VCO의 설계 및 분석
전자공학회논문지-SC
2001 .11
A Low Phase Noise CMOS Frequency Synthesizer for a Digital Mobile Communication
ICVC : International Conference on VLSI and CAD
1997 .01
A 1-V 3.8-mW Fractional-N PLL Synthesizer with 25% Duty-Cycle LO Generator in 65 nm CMOS for Bluetooth Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .12
0