메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
3차원 솔더 페이스트(solder paste) 검사기를 개발함에 있어 중요한 검사 항목 중의 하나가 PCB(printed circuit board) 위에 솔더량의 불균일로 인해 생기는 반도체 패키지와의 들뜸(coplanarity)현상이다. 이의 측정방법은 3차원 vision data로부터 읽어 들인 데이터를 정리하여 x, y, z데이터 파일을 만들고, 그 데이터로부터 외부에서 접촉하여 형성되는 평면 중에 서 원점을 포함하는 것은 하나밖에 없는데 그 평면으로부터 다른 측정 점들까지 거리를 재어서 제일 먼 점까지의 거리가 들뜸 값이다. 이것은 불량을 측정하는 기준이 되는데 PCB가 불량인 경우 검사에서 사전에 그 PCB를 불량품으로 제거함으로써 SOP, QFP, BGA등 비싼 패키지를 부착 후 최종 공정에서 제거하는 것 보다 재료비 절감, 후 공정 프로세스 생략 등의 효과를 얻는다. 따라서 본 연구에서는 들뜸현상을 찾는 효율적인 알고리즘 을 제시한다.

목차

요약
1. 서론
2. PCB Solder Paste의 들뜸 (coplanarity) 측정 알고리즘
3. 실험
4. 결론
참고문헌

참고문헌 (12)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-410-014809820