메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
전력전자학회 전력전자학회 학술대회 논문집 전력전자학회 2004년도 전력전자학술대회 논문집(Ⅱ)
발행연도
2004.7
수록면
842 - 845 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
PWM 입력 전압원 반브리지 직류-직류 변환기의 예로 통상적인 스위칭 방법으로 동작시킬 때, 직류 전압원의 단락을 방지하기 위하여 변환기 신호에 데드타임을 삽입한다. 이러한 데드타임은 변환기 시스템의 제어 성능에 좋지 않은 영향을 발생시킨다. 따라서 이 데드타임을 효과적으로 보상하는 것이 필요하다. 또 이 데드타임의 영향을 방지 할 수 있는 최선의 방법으로써 데드타임 최소화 스위칭 방법을 고려할 수도 있다.
본 논문에서는 데드타임 최소화 스위칭 방법의 하나인 아날로그 방법이 아닌 디지털 방법으로 스위칭 방법을 제안하였다. 제안한 스위칭 방법은 SoC를 기반으로 한 Verilog-HDL 언어를 이용하여 PWM전용 컨트롤러를 설계하고, 기존에 문제점으로 PWM 스위칭 발생시 과도기간 동안 턴오프 손실이 발생되어 저하된 효율를 제안된 방법으로 방지하였다.

목차

ABSTRACT
1. 서론
2. 기존 스위칭 방법
3. 제안한 PWM 모듈의 구성 및 동작
4. 시뮬레이션
5. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-560-017453203