메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 VLIW 프로세서의 성능 향상을 위하여 연산처리기와 이 연산처리기를 지원하는 스케쥴러는 쌍으로 구성하는 이들을 여러개 나열하여 만든 PASC(PArtitioned SCheduler) 프로세서를 제안하였다. PASC 프로세서에서 스케쥴러와 연산처리기로 구성된 쌍을 구성하는 스케쥴러는 단위명령어를 연산처리기로 이슈할 것인지 또는 자료종속성이나 연산자원이 충돌로 인하여 연산처리기를 단위사이클동안 정지시킬 것인지를 결정한다. 따라서 PASC 컴파일러 ... 전체 초록 보기

목차

요약

1. 서론

2. PASC 프로세서 구조

3. 실험 및 고찰

4. 결론 및 향후 계획

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017980857