메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
RISC(Reduced Instruction Set Computer)프로세서에서 분기문은 분기의 결과가 결정되고 타켓 어드레스가 계산될 때까지 파이프라인을 지연 시키는 요인이 된다. 이러한 분기 지연을 해결하는 대표적인 방법으로 Delayed Branch와 BTB(Branch Target Buffer)가 있으나 이들 역시 여전히 분기 페널티는 존재한다. 본 논문에서는 변형된 BTB를 사용하고, 명령어의 반입 스테이지를 중복시켜 분기문에 대응하는 엔트리가 BTB에 있을 경우 분기결과에 관계없이 분기지연을 제거시키는 새로운 하드웨어를 제안한다.

목차

요약

1. 서론

2. Delayed Branch와 제안된 BTB의 구조

3. 파이프 라인

4. 브렌치 타겟 버퍼를 갖는 제안된 프로세서의 구조와 동작

5. 적용예 및 검토

6. 결론 및 향후 과제

[참고 문헌]

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017969521