메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
전력분배 네트워크의 합성은 VLSI 시스템의 레이아웃 디자인에 중요한 문제이다. 본 논문에서는 전압 하강과 전기 이동 제약을 만족하는 전력분배 네트의 최소 면적을 디자인 하기위한 문제를 해결하기위해 새로운 방법을 제안하였다. 전력 네트 디자인에 대한 새로운 Greedy heuristies을 제안하였는데 Greedy merging을 사용하기위하여 Bottom-up 트리 구조를 기본으로 했다. 제안된 기법은 벤치마크 테스트를 통해 효율성을 테스트 하였으며 제안된 방법으로 요구하는 면적은 기존의 방법을 사용하여 얻은 것 보다 상당히 작었다.

목차

요약

Ⅰ. 서론

Ⅱ. 문제의 공식

Ⅲ. Greedy heuristics

Ⅳ. 실험 결과

Ⅴ. 결론

참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017928704