메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1988년도 봄 학술발표논문집 제15권 제1호
발행연도
1988.4
수록면
331 - 334 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 VLSI 설계 디자인의 배선 과정에서 vias의 수와 칩의 면적을 최소화하기 위하여, 두 개의 layer에서 각각의 layer에 수평 (horizontal)과 수직(vertical)의 양 방향을 허용하는 조건하에서 신호선(net)에 형태, 신호선의 길이, 수직 제한 조건(vertical constraint), 수평 제한 조건 (horizontal constraint)등의 정보를 모두 가지는 제한 그래프를 만들어서, 효율적으로 cycle을 찾도록 하며, 이 제한 그래프와 cycle 발생 요소, 배선 규칙(rule)을 이용한 채널 배선기(channel router)구현하였다.

목차

요약

Ⅰ. 서론

Ⅱ. 제한 그래프와 cycle 검출 및 제거

Ⅲ. 채널 배선기

Ⅳ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017911318