지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1986년도 가을 학술발표논문집 제13권 제2호(상)
- 발행연도
- 1986.10
- 수록면
- 104 - 111 (8page)
이용수
초록· 키워드
오류제보하기
하나의 time-shared bus를 갖는 Multiprocessor System 상에서 Cache Coherence solution위한 연구가 진행되어 오고 있다. 본 논문에서는 이 중 Global Directory Method 와 Cache Directory Method를 선정하여 bus traffic 을 감소시키는 관점에서 상기 Method 들에 대한 Algorithm 의 비교 평가를 시도 하였으며 평가 도구로써는, SPN(Stochastic petri Nets) 을 사용하여 두 Algorithm을 Modeling 하고 이와 동등한 Markov chain 으로 표현하여 그 성능을 평가하였다.
목차
요약
Ⅰ. 서론
Ⅱ. Global Directory method및 Cache Directory Method에 관한 cache operation
Ⅲ. SPN 을 이용한 Modeling
Ⅳ. PERFORMANCE ANALYSIS
Ⅴ. 결론
Ⅵ. 참고 문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Intel486 병렬시스템의 Cache Coherence를 위한 Central Directory Unit의 설계
대한전기학회 학술대회 논문집
2001 .07
-
다중처리기 시스템의 Cache Coherence 해결책 ( A Cache Coherence Solution for Multiprocessor System )
대한전자공학회 학술대회
1985 .01
-
공유 버스를 갖는 다중 프로세서 시스템의 캐쉬 일관성 ( A Study on Cache Coherence Protocols of Shared-Bus Multiprocessors )
대한전자공학회 학술대회
1993 .11
-
NBC: Network-based Cache Coherence Protocol for Multistage NoCs
대한전자공학회 ISOCC
2009 .11
-
계층적 버스 / 캐쉬를 갖는 멀티프로세서 시스템에 대한 2 레벨 캐쉬 코히어런시 프로토콜
대한전자공학회 학술대회
1991 .06
-
계층적 버스 / 캐쉬를 갖는 멀티프로세서 시스템에 대한 2 레벨 캐쉬 코히어런시 프로토콜 ( A Two-Level Cache Coherence Protocol for The Multiprocessor System With A Hierarchical Bus / Cache )
대한전자공학회 학술대회
1991 .07
-
Multiprocessor Cache Coherence Protocol 및 Snoop Controller
한국통신학회 학술대회논문집
1990 .01
-
Multiprocessor cache coherence protocol 및 Snoop controller
한국통신학회 학술대회논문집
1990 .08
-
공유 버스를 갖는 다중 프로세서 시스템의 캐쉬 일관성 프로토콜에 관한 연구
대한전자공학회 학술대회
1993 .11
-
계층적 캐쉬 / 버스 구조를 갖는 멀티프로세서 시스템의 성능 평가
대한전자공학회 학술대회
1991 .06
-
계층적 캐쉬 / 버스 구조를 갖는 멀티프로세서 시스템의 성능 평가 ( Performance Evaluation of Multiprocessor System With a Hierarchical Cache / Bus )
대한전자공학회 학술대회
1991 .07
-
계층버스 다중처리기에서 캐시 일관성 프로토콜의 민감도 분석
전기전자학회논문지
2004 .12
-
On-Chip Multiprocessor에서 캐시 코히어런스 프로토콜에 관한 연구 ( A Study on the Cache Coherence Protocol for On-Chip Multiprocessor )
대한전자공학회 학술대회
1997 .01
-
멀티프로세서 시스템의 캐쉬 코히어런스 프로토콜 ( A New Cache Coherence Protocol for Multiprocessor Systems )
대한전자공학회 학술대회
1990 .07
-
다중프로세서 2차 캐시 메모리의 코히리언스 프로토콜 성능 평가 ( Performance Evaluation of Cache Coherence Protocol for Second-Level Cache Memories in Multiprocessors )
대한전자공학회 학술대회
1994 .07
-
An Analytic Study of Caching Mechanism in Distributed Directory Systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
A Cache Lock Mechanism for Shared Memory Multiprocessor Systems
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
Implementation of Bus Status Analyzer on the Bus Based MultiProcessor System
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1991 .01
-
Multiprocessor 컴퓨터 시스템
전기의세계
1984 .09
-
Multicache System에서 Coherence문제 해결을 위한 Pre - Directory Method
한국정보과학회 학술발표논문집
1986 .04
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017908915