지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1994년도 가을 학술발표논문집 제21권 제2호(B)
- 발행연도
- 1994.10
- 수록면
- 31 - 34 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, we design the simulation environment for evaluating the performance of multiprocessor systems using Futurebus+ as shared bus with various configurations. To evaluate our design of bus simulator, parallel work loads, multiple threads, are generated from single-thread codes trace on the benchmarks: rsa, sieve and 15×15 matrix. Some of the results from the simulation on the benchmarks is presented by graphic user interface.
Typical results include the analysis on cache hit ratio, processor utilization and bus congestion ratio according to changes of the number of processor and cache coherency protocol. From the analysis we prove the processor utilization and the bus congestion ratio are greatly depend on cache hit ratio and write-broadcast protocol is more effective than write-invalidate protocols. The simulation environment with the basis of Futurebus+ would be used to evaluate the system performance of shared memory multiple processors.
Typical results include the analysis on cache hit ratio, processor utilization and bus congestion ratio according to changes of the number of processor and cache coherency protocol. From the analysis we prove the processor utilization and the bus congestion ratio are greatly depend on cache hit ratio and write-broadcast protocol is more effective than write-invalidate protocols. The simulation environment with the basis of Futurebus+ would be used to evaluate the system performance of shared memory multiple processors.
목차
ABSTRACT
1. 서론
2. 시뮬레이션 환경
3. 시뮬레이션 매개변수(parameters)
4. 실험 결과
5. 결론 및 향후 과제
[References]
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Performance Analysis of Futurebus+ based Multiprocessor System with MESI Cache Coherence Protocol
ICEIC : International Conference on Electronics, Informations and Communications
1993 .08
-
MESI 캐쉬 코히어런스 프로토콜을 사용하는 Futurebus+ 기반 멀티프로세서 시스템의 성능평가 ( Performance Analysis of Futurebus+ based Multiprocessor Systems with MESI Cache Coherence Protocol )
한국통신학회논문지
1993 .12
-
공유버스 다중 프로세서 시스템의 성능 및 시험성 향상
정보과학회논문지(C)
1996 .12
-
Futurebus+ 시스템상에서의 분산형 중재기 회로 구현에 관한 연구 ( A Study on the Implementation of a Distributed Arbiter on Futurebus+ System )
대한전자공학회 학술대회
1993 .11
-
Futurebus+ 시스템상에서 분산형 중재기 회로 구현에 관한 연구
대한전자공학회 학술대회
1993 .11
-
Futurebus+상에서의 중앙 집중형중재 인터페이스 회로 구현에 관한 연구
대한전자공학회 학술대회
1993 .11
-
Futurebus+상에서의 중앙 집중형 중재 인터페이스 회로구현에 관한 연구 ( A Study on the Implementation of a Central Arbiter Interface on Futurebus+ system )
대한전자공학회 학술대회
1993 .11
-
Futurebus+를 사용하는 멀티프로세서 시스템에서 MESI 프로토콜의 성능 분석
대한전자공학회 학술대회
1992 .06
-
Futurebus +를 사용하는 멀티프로세서 시스템에서 MESI 프로토콜의 성능 분석 ( Performance Analysis of Mesi Protocol for a Futurebus + Bsed Multiprocessor )
대한전자공학회 학술대회
1992 .07
-
공유 버스를 갖는 다중 프로세서 시스템의 캐쉬 일관성 ( A Study on Cache Coherence Protocols of Shared-Bus Multiprocessors )
대한전자공학회 학술대회
1993 .11
-
공유 버스를 갖는 다중 프로세서 시스템의 캐쉬 일관성 프로토콜에 관한 연구
대한전자공학회 학술대회
1993 .11
-
계층적 캐쉬 / 버스 구조를 갖는 멀티프로세서 시스템의 성능 평가 ( Performance Evaluation of Multiprocessor System With a Hierarchical Cache / Bus )
대한전자공학회 학술대회
1991 .07
-
계층적 캐쉬 / 버스 구조를 갖는 멀티프로세서 시스템의 성능 평가
대한전자공학회 학술대회
1991 .06
-
계층적 버스 / 캐쉬를 갖는 멀티프로세서 시스템에 대한 2 레벨 캐쉬 코히어런시 프로토콜 ( A Two-Level Cache Coherence Protocol for The Multiprocessor System With A Hierarchical Bus / Cache )
대한전자공학회 학술대회
1991 .07
-
계층적 버스 / 캐쉬를 갖는 멀티프로세서 시스템에 대한 2 레벨 캐쉬 코히어런시 프로토콜
대한전자공학회 학술대회
1991 .06
-
MPSoC 플랫폼의 버스 에너지 절감을 위한 버스 분할 기법
정보과학회논문지 : 시스템 및 이론
2006 .09
-
거짓 공유를 제거하기 위한 캐쉬 프로토콜
정보과학회논문지(A)
1996 .06
-
공유 메모리와 단일 버스로 구성되는 다중프로세서의 하드웨어 성능 분석
(구)정보과학회논문지
1989 .09
-
A Design of Data Bus Architecture for Processor-Memory Integration
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
-
A Design of Data Bus Architecture for Processor-Memory Integration
ICEIC : International Conference on Electronics, Informations and Communications
1998 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017898978