지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1995.5
- 수록면
- 705 - 713 (9page)
이용수
초록· 키워드
오류제보하기
이진결정도(Binary Decision Diagrams)는 부울 함수(Boolean function)를 비순환 방향 그래프(Directed Acyclic Graph)로 나타낸 것이다. 이진결정도를 이용하면, 부울 함수를 간결하고 유일하게 나타낼 수 있기 때문에, 이진경결정도는 논리 회로 합성, 설계 검증, 테스트 패턴 생성, 고장 시뮬레이션 등의 다양한 분야에 이용된다.
이진결정도의 크기는 입력 변수의 배열 순서에 따라 민감하게 변하므로, 이진결정도의 크기를 최소화 할 수 있는 변수 배열 순서를 결정하는 일은 대단히 중요하다. 더우기 DCVS (Differential Cascode Voltage Switch) 회로의 합성과 같은 문제에 이진결정도를 이용할 경우, 이진결정도의 크기가 회로 구현에 직결되기 때문에 최종적인 이진결정도의 크기를 줄이는 것이 최우선 관심사이다.
최적의 변수 배열 순서를 결정하는 일은 co-NP complete 문제이므로, 양호한 변수 배열 순서를 결정하기 위한 여러가지 휴리스틱 알고리즘(heuristic algorithm)이 제안되었다. 그러나 한가지 휴리스틱 알고리즘만으로 언제나 다른 휴리스틱 방법에 비해 더 나은 변수 순서를 결정할 수 있는 것은 아니다. 본 논문에서는 유전자 알고리즘을 이용한 변수 배열 순서 방식을 제안하였고, 수용할 만한 결과를 얻었다. 즉, 최적화 문제의 해결에 유용한 특성을 지닌 유전자 알고리즘을 이용하여, 근사 최적 변수 순서(near-optimal variable ordering)를 가진 이진결정도를 생성한다.
이진결정도의 크기는 입력 변수의 배열 순서에 따라 민감하게 변하므로, 이진결정도의 크기를 최소화 할 수 있는 변수 배열 순서를 결정하는 일은 대단히 중요하다. 더우기 DCVS (Differential Cascode Voltage Switch) 회로의 합성과 같은 문제에 이진결정도를 이용할 경우, 이진결정도의 크기가 회로 구현에 직결되기 때문에 최종적인 이진결정도의 크기를 줄이는 것이 최우선 관심사이다.
최적의 변수 배열 순서를 결정하는 일은 co-NP complete 문제이므로, 양호한 변수 배열 순서를 결정하기 위한 여러가지 휴리스틱 알고리즘(heuristic algorithm)이 제안되었다. 그러나 한가지 휴리스틱 알고리즘만으로 언제나 다른 휴리스틱 방법에 비해 더 나은 변수 순서를 결정할 수 있는 것은 아니다. 본 논문에서는 유전자 알고리즘을 이용한 변수 배열 순서 방식을 제안하였고, 수용할 만한 결과를 얻었다. 즉, 최적화 문제의 해결에 유용한 특성을 지닌 유전자 알고리즘을 이용하여, 근사 최적 변수 순서(near-optimal variable ordering)를 가진 이진결정도를 생성한다.
목차
요약
Abstract
1. 서론
2. 이진결정도와 유전자 알고리즘
3. 실험 결과
4. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
사상재배치가 고장수목의 BDD 변환에 미치는 영향
한국도시철도학회논문집
2019 .06
-
다변수 출력 논리회로에서 Binary Decision Diagram 입력 변수 배열
한국정보과학회 학술발표논문집
1994 .10
-
양방향 점진적 시프팅에 기반을 둔 BDD 최적화 기법
정보과학회논문지(A)
1998 .09
-
고장수목으로부터 변환된 BDD에서 효율적인 MCS 추출을 위한 BDD 재구성 방법과 새로운 근사확률 공식
한국정보통신학회논문지
2019 .06
-
FAST BDD TRUNCATION METHOD FOR EFFICIENT TOP EVENT PROBABILITY CALCULATION
Nuclear Engineering and Technology
2008 .01
-
Cellular Architecture FPGA의 합성을 위한 BDD에서의 입력 변수 순서의 결정
CAD 및 VLSI 설계연구회지
1996 .01
-
BDD를 이용한 논리함수의 분할
한국정보과학회 학술발표논문집
1995 .04
-
NEW RESULTS TO BDD TRUNCATION METHOD FOR EFFICIENT TOP EVENT PROBABILITY CALCULATION
Nuclear Engineering and Technology
2012 .01
-
BDD를 이용한 조합 논리 회로의 결함 검출 ( Test Generation for Combinational Circuits using BDD )
대한전자공학회 학술대회
1994 .11
-
BDD를 이용한 조합 논리 회로의 결함 검출
대한전자공학회 학술대회
1994 .11
-
BDD를 이용한 멀티플렉서 구조 FPGA에 대한 테크놀로지 매핑
한국정보과학회 학술발표논문집
1993 .10
-
이단계 리드뮬러 회로의 최소화를 위한 BDD의 응용
한국정보과학회 학술발표논문집
1994 .10
-
Don't Care를 이용한 논리합성에서의 BDD 최소화 방법 ( BDD Minimization Using Don't Cares for Logic Synthesis )
전자공학회논문지-C
1999 .09
-
An Efficient Method for Optimal BDD Ordering Computation
ICVC : International Conference on VLSI and CAD
1993 .01
-
BDD를 활용한 ECO 자동화에 대한 연구
한국통신학회 학술대회논문집
2014 .01
-
기판의 최적화에 따른 BDD 전극의 수처리 특성 평가
한국표면공학회 학술발표회 초록집
2019 .05
-
BDD 전극을 이용한 전기 화학적 처리의 적용 가능성
한국표면공학회 학술발표회 초록집
2018 .06
-
Generation of All prime Implicates by Using BDD ( Binary Decision Diagram )
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
BDD를 이용한 Hazard-Free 다단 논리 합성방법에 관한 연구 ( A Study on the Hazard-Free Multi-Level Logic Synthesis Using on the BDD )
대한전자공학회 학술대회
1997 .11
-
BDD를 이용한 Hazard-Free 다단 논리 합성방법에 관한 연구
대한전자공학회 학술대회
1997 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017783825