메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
Korean Institute of Information Scientists and Engineers (구)정보과학회논문지 정보과학회논문지 제21권 제10호
발행연도
1994.10
수록면
1,873 - 1,882 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
VLSI 공정 기술의 발달로 칩 상에서 전선간 간격이 점점 가까와 지고 있다. 그에 따라 구현된 VLSI 회로가 빠르고 정확하게 동작하도록 하기 위해서 레이아웃 설계 과정에서 인접 전선간의 결합 축전량으로 발생하는 혼선을 줄이는 것을 중요한 요인으로 고려하게 되었다. 설계 과정에서 네트 별로 혼선에 대한 상한치가 주어지는 것이 보통이며, 이를 혼선 제약 조건이라고 한다. 이 논문에서는 혼선 제약 조건을 고려한 그리드 채널 배선 문제를 다룬다. 제안된 방법은 트랙 수 최소화를 목적으로 하는 기존의 채널 배선 방법으로 생성된 초기 배선에 대해 수평 선분들을 재배열하여 혼선 제약 조건을 만족하도록 한다. 이 방법은 주어진 트랙 수 내에서 혼선 제약 조건을 만족하는 해가 없는 경우에는 최소의 트랙 수 증가로 혼선 제약 조건을 만족하는 배선을 찾는다. 실험 결과 이 방법은 트랙 재배치 방법보다 효율적임을 관찰할 수 있었다.

목차

요약

ABSTRACT

1. 서론

2. 문제의 정의

3. 선분 재배치 방식의 채널 배선 방법

4. 혼선 제약 조건 하에서 트랙 수 최소화 방법

5. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017782757