메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
Korean Institute of Information Scientists and Engineers (구)정보과학회논문지 정보과학회논문지 제20권 제4호
발행연도
1993.4
수록면
495 - 504 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 반도체 칩의 밀도가 증가함에 따라 판독신호에서의 제약조건을 극복하고 기존의 1T1C DRAM 셀 크기를 축소하기 위해 새로운 BiCMOS 셀 구조를 제안하였다. 이 셀은 기존의 1T1C 셀에 비하여 매우 작으며 작은 면적으로 축소시킬 수 있다. 이 셀은 노드를 함께 공유하여 축적소자, 관득소자, 그리고 기록소자를 가지고 있으므로 매우 작은 셀 면적을 제공해준다. 또한 이 셀은 3개의 다른 소자(MOSFET, JFET, BIPOLAR)들을 3차원적으로 수직으로 병합시켰으므로 단일 MOS 트랜지스터와 동일한 면적을 차지한다. 축소는 사진식각기술과 공정기술 그리고 회로 개선에 의해 만들 수 있다. 이 셀은 1T1C와 같이 전하감지를 하는 대신 전류감지를 사용하므로 복잡한 감지회로가 필요치 않다. 따라서 이 메모리 구조는 차후 고밀도 64메가 DRAM 셀 설계에 적용할 수 있을 것이다.

목차

요약

ABSTRACT

Ⅰ. 서론

Ⅱ. 고밀도 3 - TR. DRAM 셀의 설계

Ⅲ. 공정 순서 및 SPEC.

Ⅳ. 시뮬레이션 및 고찰

Ⅴ. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017779718